【摘要】：三維集成電路是指利用硅通孔(Through Silicon Via,TSV)作為電學(xué)連接,將多個(gè)同質(zhì)、異質(zhì)的芯片或電路模塊在垂直方向上堆疊起來(lái),共同完成一個(gè)或多個(gè)功能。三維集成電路被認(rèn)為是超越摩爾定律的一項(xiàng)技術(shù),相對(duì)于二維集成電路來(lái)說(shuō),三維集成電路有很多優(yōu)勢(shì):互連線長(zhǎng)度更短,互連線密度更高,帶寬更高,支持異構(gòu)集成,芯片面積更小,存儲(chǔ)容量更大等等。由于三維存儲(chǔ)器充分利用了三維集成電路高密度集成的優(yōu)勢(shì),它已經(jīng)成為三維集成電路重要的應(yīng)用方向之一。但是成品率低始終是三維存儲(chǔ)器的一個(gè)重大挑戰(zhàn)。此外,TSV制造工藝的不成熟會(huì)進(jìn)一步降低三維存儲(chǔ)器的成品率,因?yàn)門(mén)SV在制造、減薄、對(duì)準(zhǔn)、綁定等過(guò)程中容易引入各種缺陷,且制造過(guò)程中任意一層無(wú)法修復(fù)將導(dǎo)致整個(gè)堆疊的失敗。這些情況會(huì)進(jìn)一步降低三維存儲(chǔ)器的成品率。為了解決上述問(wèn)題,本文旨在提高三維存儲(chǔ)器的容錯(cuò)能力,一方面提出了一種高效的內(nèi)建自修復(fù)(BISR)方案來(lái)提高三維存儲(chǔ)器的故障單元的修復(fù)率。另一方面提出了一種基于蜂窩的TSV冗余架構(gòu)來(lái)提高TSV的容錯(cuò)率。本文的主要貢獻(xiàn)如下:(1)提出基于行/列塊映射的三維存儲(chǔ)器內(nèi)建自修復(fù)方案。傳統(tǒng)存儲(chǔ)器修復(fù)方案是采用冗余行或者冗余列去替換發(fā)生故障的行或者列,也就是說(shuō)存儲(chǔ)陣列的每一行或列只要有一個(gè)單元發(fā)生故障就要用整個(gè)冗余行或者冗余列去替換,這就使得冗余資源的利用率不高,從而導(dǎo)致存儲(chǔ)陣列的故障修復(fù)能力有限。本文提出了一種有效的三維存儲(chǔ)器內(nèi)建自修復(fù)方案,這種方案首先獲取每層芯片的故障分布情況,并采用基于行/列塊映射的算法對(duì)不同層的故障進(jìn)行聚簇,這種細(xì)粒度的映射能使盡可能多的故障聚簇到同一行或列,這樣修復(fù)相同數(shù)量的故障所需冗余資源更少。實(shí)驗(yàn)結(jié)果表明,與其他修復(fù)方案相比,本文提出的方法不僅具有較高的修復(fù)率而且在修復(fù)率相同的情況下,所需的冗余資源更少,同時(shí)增加的面積開(kāi)銷(xiāo)幾乎可以忽略不計(jì)。(2)提出一種新型的基于蜂窩的硅通孔(TSV)修復(fù)結(jié)構(gòu)。相對(duì)于矩形結(jié)構(gòu)的TSV排列方式,蜂窩型結(jié)構(gòu)在利用面積相同的情況下所能容納的TSV數(shù)量更多,耦合電容和峰值噪聲也更小。與其他方法相比,本文提出的架構(gòu)綜合考慮了修復(fù)率和硬件開(kāi)銷(xiāo)之間的折中,利用相對(duì)較少的硬件開(kāi)銷(xiāo)達(dá)到了相對(duì)較高的修復(fù)率。仿真結(jié)果表明,本文提出的架構(gòu)對(duì)均勻故障具有99.84%的修復(fù)率,對(duì)于高度聚簇故障平均也能達(dá)到81.42%的修復(fù)率,比基于環(huán)的方案平均提升19.95%,面積開(kāi)銷(xiāo)和總延遲相對(duì)于基于路由的結(jié)構(gòu)分別減少50.43%和53.16%。
【圖文】：

1.2.1每層芯片成品率問(wèn)題盡管三維堆疊存儲(chǔ)器的潛力巨大，但由于制造工藝水平不成熟以及堆疊過(guò)程中任何芯片出現(xiàn)問(wèn)題都會(huì)導(dǎo)致整個(gè)堆疊的失敗等原因，低成品率仍然是三維存儲(chǔ)器技術(shù)中關(guān)鍵挑戰(zhàn)之一[10-11]。根據(jù)國(guó)際半導(dǎo)體技術(shù)藍(lán)圖(ITRS,InternationalTechnologyRoadmap for Semiconductors)的數(shù)據(jù)存儲(chǔ)器的成品率要達(dá)到 85%以上，才能形成真正量產(chǎn)的產(chǎn)品。三維存儲(chǔ)器的生成設(shè)計(jì)到很多影響成品率的關(guān)鍵工藝，比如 TSV與多層芯片的鍵合，TSV 制造過(guò)程中銅注入，芯片打薄，芯片對(duì)準(zhǔn)等，控制不嚴(yán)格的話都會(huì)顯著影響 3D 存儲(chǔ)器的成品率。影響 3D 存儲(chǔ)器成品率的因素包括兩個(gè)方面[12]，一是每層芯片的成品率，二是三維集成過(guò)程的成品率。三維存儲(chǔ)器每層芯片成品率不但會(huì)影響整體成品率，而且在堆疊過(guò)程中任何芯片出現(xiàn)故障都可能導(dǎo)致整體堆疊的失敗，此外，隨著堆疊層數(shù)的增加，成品率呈下降趨勢(shì)[13]。3D 存儲(chǔ)器的低成品率會(huì)造成企業(yè)生產(chǎn)成本的增加，產(chǎn)品上市時(shí)間的滯后，還會(huì)制約 3D 存儲(chǔ)器產(chǎn)品進(jìn)一步發(fā)展，，因此研究如何提高三維存儲(chǔ)器的成品率具有重要意義[13-15]。1.2.2 TSV成品率問(wèn)題

(a) (b)圖 2.2 三維存儲(chǔ)器堆疊方式：(a) 正面對(duì)正面 (b)正面對(duì)背面Fig 2.2 The 3D stacking manner: (a) face-to-face (b) face-to-back2.1.4 典型的BISR結(jié)構(gòu)內(nèi)建自修復(fù)(Built-In-Self-Repair, BISR)技術(shù)是指存儲(chǔ)器對(duì)檢測(cè)到的故障利用內(nèi)部的電路設(shè)計(jì)進(jìn)行自我修復(fù)的結(jié)構(gòu)。一般 BISR 結(jié)構(gòu)為存儲(chǔ)陣列預(yù)留若干冗余行或冗余列用作替換陣列中發(fā)生故障的行或列。下面介紹兩種基本 BISR 架構(gòu)[25]：解碼器重定向 BISR 結(jié)構(gòu)和故障高速緩存 BISR 結(jié)構(gòu)。行譯碼器
【學(xué)位授予單位】：合肥工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2019
【分類(lèi)號(hào)】：TP333;TN407

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 ;韓國(guó)開(kāi)發(fā)出新一代超高速存儲(chǔ)器芯片[J];世界科技研究與發(fā)展;2004年02期

2 ;韓國(guó)開(kāi)發(fā)出新一代超高速存儲(chǔ)器芯片[J];稀有金屬;2004年03期

3 李笑梅;陳致明;;微型機(jī)存儲(chǔ)器芯片故障分析與檢測(cè)[J];實(shí)驗(yàn)技術(shù)與管理;1992年01期

4 W.M.SCHNAITTER;E.T.LEWIS;B.GORDON;何自強(qiáng);;0.5GHz的CMOS數(shù)字射頻存儲(chǔ)器芯片[J];電子對(duì)抗技術(shù);1988年04期

5 米歇爾·格羅斯;張旭光;;世界最大存儲(chǔ)器的爭(zhēng)奪戰(zhàn)[J];世界研究與開(kāi)發(fā)報(bào)導(dǎo);1989年06期

6 ;電子元件[J];世界研究與開(kāi)發(fā)報(bào)導(dǎo);1989年04期

7 張峰;陳園;于志輝;胡徐兵;賈勇;;基于專(zhuān)利和產(chǎn)品出口風(fēng)險(xiǎn)探討我國(guó)存儲(chǔ)器發(fā)展策略[J];中國(guó)發(fā)明與專(zhuān)利;2018年S1期

8 ;我國(guó)新型存儲(chǔ)器材料研發(fā)取得重大突破[J];世界電子元器件;2017年11期

9 ;我國(guó)新型存儲(chǔ)器材料研發(fā)取得重大突破[J];半導(dǎo)體信息;2017年06期

10 章從福;;美Rice大學(xué)研發(fā)出存儲(chǔ)器芯片新技術(shù)[J];半導(dǎo)體信息;2010年05期

相關(guān)會(huì)議論文 前3條

1 王佳宋;李建成;王宏義;李聰;艾麗云;;一種適用于多次可編程存儲(chǔ)器的抗失配高可靠性靈敏放大器設(shè)計(jì)[A];第二十屆計(jì)算機(jī)工程與工藝年會(huì)暨第六屆微處理器技術(shù)論壇論文集[C];2016年

2 史峰;王景中;;單片機(jī)配置FPGA方法的研究[A];2007通信理論與技術(shù)新發(fā)展——第十二屆全國(guó)青年通信學(xué)術(shù)會(huì)議論文集（上冊(cè)）[C];2007年

3 曹興岡;周龍;趙婧華;;存儲(chǔ)器故障模式分析與故障測(cè)試研究[A];2011航空試驗(yàn)測(cè)試技術(shù)學(xué)術(shù)交流會(huì)論文集[C];2010年

相關(guān)重要報(bào)紙文章 前10條

1 特約撰稿 莫大康;明年起面臨艱難時(shí)刻 存儲(chǔ)器國(guó)產(chǎn)化要邁三道坎[N];中國(guó)電子報(bào);2018年

2 本報(bào)首席記者 梁文艷;攻克技術(shù)瓶頸 中國(guó)存儲(chǔ)器產(chǎn)業(yè)將實(shí)現(xiàn)“彎道超車(chē)”[N];中國(guó)產(chǎn)經(jīng)新聞;2018年

3 記者 常斐;紫光成都存儲(chǔ)器制造基地項(xiàng)目開(kāi)工動(dòng)員活動(dòng)舉行[N];成都日?qǐng)?bào);2018年

4 本報(bào)記者 陳炳欣;國(guó)內(nèi)存儲(chǔ)三大勢(shì)力漸成 前景尚難預(yù)測(cè)[N];中國(guó)電子報(bào);2016年

5 記者 李墨 通訊員 張珊妮;國(guó)家存儲(chǔ)器基地項(xiàng)目在漢開(kāi)工[N];湖北日?qǐng)?bào);2016年

6 本報(bào)研究員 劉重才;高端存儲(chǔ)器研發(fā)再獲突破 集成電路國(guó)產(chǎn)化進(jìn)程加快[N];上海證券報(bào);2017年

7 本報(bào)記者 吳錦才 歐陽(yáng)春香;兆易創(chuàng)新通過(guò)并購(gòu)?fù)晟拼鎯?chǔ)器業(yè)務(wù)版圖[N];中國(guó)證券報(bào);2017年

8 劉禹 記者 王春;國(guó)產(chǎn)相變存儲(chǔ)器開(kāi)啟產(chǎn)業(yè)化應(yīng)用[N];科技日?qǐng)?bào);2017年

9 記者 肖娟 李佳 邵瀾 通訊員 張姍妮 劉剛建;國(guó)家存儲(chǔ)器基地明年實(shí)現(xiàn)量產(chǎn)[N];長(zhǎng)江日?qǐng)?bào);2017年

10 記者 張錦芳;韓國(guó)高速芯片每秒可傳1萬(wàn)本厚書(shū)[N];新華每日電訊;2004年

相關(guān)博士學(xué)位論文 前1條

1 張航;基于新型非易失存儲(chǔ)技術(shù)的體系結(jié)構(gòu)設(shè)計(jì)與優(yōu)化[D];國(guó)防科學(xué)技術(shù)大學(xué);2017年

相關(guān)碩士學(xué)位論文 前10條

1 劉紫璇;兼容DDR3和DDR4存儲(chǔ)器標(biāo)準(zhǔn)的接口電路設(shè)計(jì)[D];遼寧大學(xué);2019年

2 姚瑤;3D存儲(chǔ)器的內(nèi)建自修復(fù)技術(shù)與TSV容錯(cuò)方法研究[D];合肥工業(yè)大學(xué);2019年

3 臺(tái)路;基于28nm邏輯工藝的阻變存儲(chǔ)器工藝優(yōu)化及可靠性研究[D];安徽大學(xué);2019年

4 朱亞鷗;55nm SONOS存儲(chǔ)技術(shù)及關(guān)鍵電路研究[D];安徽大學(xué);2019年

5 閆禹;TaO_x基阻變存儲(chǔ)器性能及低功耗特性?xún)?yōu)化[D];天津理工大學(xué);2019年

6 齊藝軻;存儲(chǔ)器抗單粒子效應(yīng)二維碼與RS碼的研究[D];西南科技大學(xué);2019年

7 王佳宋;基于標(biāo)準(zhǔn)CMOS工藝的多次可編程存儲(chǔ)器系統(tǒng)建模與關(guān)鍵外圍電路研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2016年

8 劉剛;基于憶阻器的三態(tài)內(nèi)容尋址存儲(chǔ)器設(shè)計(jì)[D];湖南大學(xué);2016年

9 李紀(jì)偉;阻變存儲(chǔ)器交叉串?dāng)_與線電阻問(wèn)題研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2016年

10 侯柯君;大容量通用FPGA配置存儲(chǔ)器設(shè)計(jì)與實(shí)現(xiàn)[D];電子科技大學(xué);2018年

本文編號(hào)：2638738