【摘要】： 數(shù)字信號(hào)處理器是現(xiàn)代通信和信息處理的SOC系統(tǒng)中的重要組成部分。而TMS320C3X系列32位浮點(diǎn)DSP更具有運(yùn)算速率高,數(shù)據(jù)吞吐量大以及實(shí)時(shí)處理性好的特點(diǎn),本文主要介紹基于改進(jìn)的VC33處理內(nèi)核的DMA模塊IP軟核設(shè)計(jì)。 DMA模塊是DSP系統(tǒng)中的重要部件。由于原始DMA模塊具有在功能上較為單一,且尋址方式不靈活,尋址范圍較小等缺點(diǎn),所以這些因素制約了DSP系統(tǒng)的應(yīng)用范圍及靈活性。本文根據(jù)DSP系統(tǒng)的實(shí)際使用情況,增加了索引尋址、位反轉(zhuǎn)尋址、TI與IEEE浮點(diǎn)數(shù)格式的互相轉(zhuǎn)換以及自動(dòng)初始化等功能,擴(kuò)展了DMA系統(tǒng)的功能和應(yīng)用范圍。此外,本文設(shè)計(jì)的DMA結(jié)構(gòu)在不增加已有數(shù)據(jù)寄存器的基礎(chǔ)上,在內(nèi)部增加了一條兩級(jí)數(shù)據(jù)流水線通道,實(shí)現(xiàn)了在內(nèi)存和外設(shè)之間無(wú)同步單周期傳輸,大大加快了該種情況下的數(shù)據(jù)傳遞速度;同時(shí),保留了在內(nèi)存或外設(shè)之間無(wú)同步雙周期傳輸以及可由中斷信號(hào)同步傳輸?shù)奶攸c(diǎn)。 根據(jù)上述DMA功能描述及原理,本文首先分析了原有DMA模塊的結(jié)構(gòu)和行為,然后根據(jù)新加功能模塊及原有結(jié)構(gòu)設(shè)計(jì)出新的系統(tǒng)架構(gòu),并解決了它們?cè)谛碌南到y(tǒng)架構(gòu)中的整合問題;同時(shí)介紹了新功能設(shè)計(jì)的意義,隨后制訂了新結(jié)構(gòu)的行為及時(shí)序模型,分析了模塊內(nèi)部控制通路、地址通路以及數(shù)據(jù)通路的設(shè)計(jì)及它們之間的關(guān)系;并在此基礎(chǔ)上對(duì)該DMA結(jié)構(gòu)按照譯碼部分、控制部分、地址和數(shù)據(jù)傳輸部分對(duì)其中各子模塊的設(shè)計(jì)進(jìn)行了詳細(xì)的介紹。 本文依據(jù)數(shù)字系統(tǒng)自頂向下的設(shè)計(jì)策略,對(duì)DMA模塊進(jìn)行了RTL級(jí)劃分,并采用Verilog HDL對(duì)其進(jìn)行功能描述,完成了控制狀態(tài)機(jī)、譯碼電路、地址產(chǎn)生模塊、中斷產(chǎn)生邏輯以及自動(dòng)初始化狀態(tài)機(jī)等的設(shè)計(jì),并對(duì)Verilog代碼進(jìn)行了優(yōu)化。然后,通過修改控制字內(nèi)各控制位編寫仿真測(cè)試代碼,對(duì)整個(gè)DMA模塊的各個(gè)功能進(jìn)行了全面的測(cè)試和時(shí)序分析。仿真結(jié)果表明,該設(shè)計(jì)完全達(dá)到系統(tǒng)設(shè)計(jì)的要求。文章最后分析了DMA的性能和應(yīng)用兼容性等問題。
【圖文】：

三、采用深亞微米工藝加工技術(shù)在 0.35 微米工藝以下，走線延遲與門延遲相比變得不可忽視，并成為主要因素集成芯片內(nèi)部復(fù)雜的時(shí)序關(guān)系，又增加了電路中時(shí)序匹配的困難。深亞微米工的線間距和層間距，使得線之間和層之間的信號(hào)耦合作用增強(qiáng)，再加上很高的頻率，電磁干擾、信號(hào)串?dāng)_現(xiàn)象給設(shè)計(jì)驗(yàn)證帶來很大的困難。由以上三點(diǎn)可以看C 的設(shè)計(jì)過程是一項(xiàng)非常復(fù)雜且極具挑戰(zhàn)性的工作，沒有一套有效的設(shè)計(jì)方法很片的正確和高效。當(dāng)前 SOC 設(shè)計(jì)的實(shí)現(xiàn)途徑有三種：一種是以 MPU（微處理器單元）和 MCU（器單元）為核心，集成各種存儲(chǔ)器、控制電路、輸入輸出、A/D、D/A 等其它的專用功能整合在一個(gè)芯片上。第二種是以 DSP（數(shù)字信號(hào)處理器）為核心的統(tǒng)集成。第三種就是從系統(tǒng)功能和性能的要求出發(fā)，設(shè)計(jì)、制作專用的系統(tǒng)芯種方法的系統(tǒng)靈活性高，具有相當(dāng)豐富的資源和通用性，缺點(diǎn)是在專用場(chǎng)合下。第二種方法主要面對(duì)高速算法和智能處理方面的問題，在通用性方面不如前一種方法是把系統(tǒng)算法、結(jié)構(gòu)與實(shí)際電路緊密的結(jié)合在一起進(jìn)行專門設(shè)計(jì)，具有件開銷和較高的系統(tǒng)性能，在靈活性方面不如前兩種[7,8]。

10圖 2.1 TMS320VC33 的系統(tǒng)結(jié)構(gòu)框圖Fig.2.1 TMS320VC33 system structure diagramVC33 的系統(tǒng)結(jié)構(gòu)框圖如圖 2.1 所示，，從中可以看出其主要由以下幾個(gè)部分組成：存儲(chǔ)單元包括一個(gè) 64×32 位的 CACHE，兩個(gè) 1K×32 位的 RAM 存儲(chǔ)塊，一個(gè)啟動(dòng)裝載器；內(nèi)核執(zhí)行部分包括一個(gè)控制器，一個(gè) 32 位浮點(diǎn)乘法器，一個(gè) 32 位桶形移位器以及算術(shù)運(yùn)算單元（ALU），通用寄存器組（R7～R0），輔助寄存器組（AR7～AR0），其余寄存器組以及 2 個(gè)輔助地址生成單元；外圍模塊包括一個(gè)通用串口設(shè)備，兩個(gè)定時(shí)器一個(gè)端口控制器；最后還有一個(gè)連接外設(shè)與內(nèi)核存儲(chǔ)單元的 DMA 控制器。2.1.2 TMS320VC33 的總線結(jié)構(gòu)從整個(gè)系統(tǒng)結(jié)構(gòu)來看，VC33 的總線結(jié)構(gòu)可以劃分為 3 類：訪問存儲(chǔ)器總線、內(nèi)核執(zhí)行總線和外圍設(shè)備總線。第一類包括 7 條總線，分別是指令地址總線、指令數(shù)據(jù)總線兩條數(shù)據(jù)地址總線、一條數(shù)據(jù)總線、DMA 地址總線和 DMA 數(shù)據(jù)總線。第二類包括 4條總線，分別是兩條 CPU 總線，兩條寄存器總線。第三類包括 2 條總線，即外圍設(shè)備
【學(xué)位授予單位】：江南大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2008
【分類號(hào)】：TP368.11

【參考文獻(xiàn)】

相關(guān)期刊論文 前9條

1 金湘亮,陳杰,郭曉旭,仇玉林;基于IP核復(fù)用技術(shù)的SoC設(shè)計(jì)[J];半導(dǎo)體技術(shù);2002年04期

2 曹宗凱;胡晨;姚國(guó)良;;DMA在內(nèi)存間數(shù)據(jù)拷貝中的應(yīng)用及其性能分析[J];電子器件;2007年01期

3 陳書明;李振濤;萬(wàn)江華;胡定磊;郭陽(yáng);汪東;扈嘯;孫書為;;“銀河飛騰”高性能數(shù)字信號(hào)處理器研究進(jìn)展[J];計(jì)算機(jī)研究與發(fā)展;2006年06期

4 張悅;孫永節(jié);;一種用于高速地址產(chǎn)生的32位加法器電路的實(shí)現(xiàn)[J];計(jì)算機(jī)工程與科學(xué);2006年04期

5 王金礎(chǔ),余松煜;TMS320C3x高速數(shù)據(jù)采集的DMA實(shí)現(xiàn)[J];數(shù)據(jù)采集與處理;2000年01期

6 張濤;劉羽楠;李寶魁;姚素英;;基于流水線結(jié)構(gòu)的高速專用DMA系統(tǒng)設(shè)計(jì)[J];天津大學(xué)學(xué)報(bào);2006年07期

7 魏建磊;王茹;;DSP芯片中雙通道DMA的研究與設(shè)計(jì)[J];計(jì)算機(jī)技術(shù)與發(fā)展;2008年03期

8 唐威,劉佑寶,劉軍華,段來倉(cāng),車德亮;DMA控制器的設(shè)計(jì)與仿真[J];微電子學(xué)與計(jì)算機(jī);2002年12期

9 董玲;張松;于宗光;陶建中;;基于VERILOG的一種高效驗(yàn)證平臺(tái)的研究及應(yīng)用[J];微電子學(xué)與計(jì)算機(jī);2006年01期

相關(guān)碩士學(xué)位論文 前1條

1 王雪峰;浮點(diǎn)32位DSP中DMA模塊IP建庫(kù)技術(shù)研究[D];西安電子科技大學(xué);2007年

本文編號(hào)：2635173