【摘要】： 隨著計算機通信網(wǎng)絡(luò)飛速發(fā)展,作為計算機主流的外設(shè)部件互連(PCI)局部總線將在光纖通信接口,高速數(shù)據(jù)的多媒體綜合寬帶業(yè)務(wù)中發(fā)揮重大作用。因此研究開發(fā)基于PCI總線接口和通信協(xié)議的超大規(guī)模集成電路芯片是具有應(yīng)用前景和市場價值的。 論文所研究的課題是江蘇省十五科技攻關(guān)項目基于PCI/Compact PCI的高速業(yè)務(wù)接入芯片,即“高速多通道HDLC(High Level Data Link Control:高級數(shù)據(jù)鏈路協(xié)議)控制器芯片的研制開發(fā)”的一部分。其主要目的是完成核心電路高級鏈路數(shù)據(jù)(HDLC)協(xié)議處理器模塊的設(shè)計。與目前的一些通用芯片中采用將多個32通道HDLC處理器進行堆疊的方法來處理更多的數(shù)據(jù)通道,本文設(shè)計了可以同時處理4個E1鏈路,最大128個邏輯通道的HDLC處理器。基本工作原理是:首先對128個低速的HDLC通道的數(shù)據(jù)進行緩沖,然后使用一個具有分時處理能力的高速HDLC處理器,通過時分復(fù)用的方式進行數(shù)據(jù)的處理。這樣設(shè)計的模塊在ASIC芯片資源占用和通道管理上都有明顯的優(yōu)勢。 本文還完成了HDLC IP核數(shù)據(jù)通路和控制通路各個層次模塊的設(shè)計規(guī)劃,使用硬件描述語言Verilog HDL實現(xiàn)了IP各模塊的設(shè)計;借助EDA工具ISE集成開發(fā)環(huán)境完成了IP核各模塊的編程、調(diào)試和面向FPGA的布局布線;邏輯綜合在Synplify綜合工具中完成;使用ModleSim仿真工具對其進行了較完整的功能仿真和時序仿真;總結(jié)了Verilog語言在IP核設(shè)計中的描述風(fēng)格和設(shè)計技巧。該文設(shè)計的所有電路模塊均由Xilinx公司的FPGA-XV500-6(50萬邏輯門)實現(xiàn),并在實際系統(tǒng)中進行了全面的測試。測試表明,整個電路達到了設(shè)計要求。
【圖文】：

圖 1-4 PCI 系統(tǒng)結(jié)構(gòu)圖們也正是基于這些特點選用 PCI 總線。這樣設(shè)計的制，只要是支持 PCI 的平臺就可以使用；另一方面，。用 PCI 總線設(shè)計產(chǎn)品可降低成本。目前 PCI bus 在。 技術(shù)術(shù)造技術(shù)和設(shè)計技術(shù)的迅速發(fā)展，集成電路已進入片上采集、轉(zhuǎn)換、存儲、處理和 I/O 等功能，，將數(shù)字電路、MCU、DSP 等集成在一塊芯片上實現(xiàn)一個系統(tǒng)功

圖 2-4 HDLC 控制字段的結(jié)構(gòu)段 I 0 比特插入/刪除方法，因此信息字段允許任意的I 幀）與無編號幀（U 幀）中，它是網(wǎng)絡(luò)層的用戶字段 FCS CRC 校驗方式，生成多項式采用 CRC-CCITTI16I 字段。 N（S）與接收序號 N（R）的意義段的第 1 位 b0=0，那么該幀為信息幀。b1、b2、bR）。N（S）表示當前發(fā)送的信息幀的序號，而 N（的各幀，發(fā)送站應(yīng)發(fā)送序號為 N（R）的幀。由于）和 N（R）。有捎帶確認的意思。它表示序號為[N（R）-1]的幀序號為 N（R）的幀。例如，如果一幀中 N（S）3 的幀，已經(jīng)正確接收了序號為 6 的幀，要求對方下
【學(xué)位授予單位】：東南大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2005
【分類號】：TP332

【引證文獻】

相關(guān)期刊論文 前1條

1 劉延飛;李琪;楊鐵阡;倪亮;;通信測試卡中HDLC協(xié)議控制器的設(shè)計與實現(xiàn)[J];自動化儀表;2012年02期

相關(guān)碩士學(xué)位論文 前1條

1 劉杰宇;基于FPGA技術(shù)的HDLC幀收發(fā)器的設(shè)計與實現(xiàn)[D];北京交通大學(xué);2010年

本文編號：2632028