發(fā)布時間：2020-04-15 04:50

【摘要】： 隨著資訊科技的快速發(fā)展,對半導(dǎo)體記憶體技術(shù)的要求也在迅猛增長。DRAM(動態(tài)隨機存儲器)由于其集成度高、價格便宜、體積小、耗電省等優(yōu)點,使其得到了廣泛的應(yīng)用。需求推動技術(shù)進步,近年來DRAM在存取速度的提升,記憶容量的增加,集成度及單位位元成本的降低等方面的技術(shù)革新速度都是非�？焖俚�。因此,DRAM的相關(guān)技術(shù)也成為了半導(dǎo)體技術(shù)的領(lǐng)先指標(biāo)。 然而,自4K DRAM改用單一晶體管+電容的記憶單元結(jié)構(gòu)以來基本記憶單元(Memory Cell)的結(jié)構(gòu)特性并未改變太多。本論文正是基于這種1T/1C基礎(chǔ)單元設(shè)計講述了DRAM是如何構(gòu)成,以及如何實現(xiàn)存儲和讀寫功能的;并且著重論述了如何通過半導(dǎo)體生產(chǎn)集成工藝的改進來實現(xiàn)電容值的控制,刷新時間的減小。文中論述了當(dāng)前生產(chǎn)中廣泛采用的兩種存儲電容的構(gòu)造及生產(chǎn)工藝,即溝槽式工藝(TRC)和堆疊式工藝(STC),指出了它們在半導(dǎo)體集成工藝生產(chǎn)中的技術(shù)優(yōu)勢以及技術(shù)難點。并指出了幾種核心工藝的發(fā)展方向,例如,HSG技術(shù),BST電介質(zhì)技術(shù),漏電流控制技術(shù)等,具有行業(yè)的前瞻性。并且文中還結(jié)合本人工作中遇到的實際問題,講述了在DRAM集成生產(chǎn)中工藝改進的實例,提出了分析問題,查找根源,以及解決問題的方法。
【圖文】：

是存儲成本太實現(xiàn)一個 bit。 能存儲電荷的時間非常短暫，這樣它需要寫入數(shù)據(jù)或者計算機斷電才停止。每次讀寫 DRAM 設(shè)計為有規(guī)律的讀取其內(nèi)的內(nèi)容。做到全部刷新。防止刷新操作干擾有規(guī)律的讀寫操作。列的數(shù)量少，，行越少刷新的時間也就越短。圖 2-1 MOS 管靜態(tài)存儲單元

MOSDRAM的結(jié)構(gòu)
【學(xué)位授予單位】：天津大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2007
【分類號】：TP333

【引證文獻】

相關(guān)碩士學(xué)位論文 前2條

1 孫長勝;高速攝影系統(tǒng)中海量數(shù)據(jù)存儲器研究[D];電子科技大學(xué);2011年

2 朱琪峰;基于ADVANTEST的混合測試平臺開發(fā)[D];上海交通大學(xué);2011年

本文編號：2628152