【摘要】： 數(shù)字信號處理器(DSP)是對信號和圖像進行實時處理的一類高性能的CPU,它廣泛應用于通信、家用電器、航空航天、工業(yè)測量、生物醫(yī)學工程及軍事等領域。目前,DSP在數(shù)字通信等便攜式應用領域面臨著新的挑戰(zhàn),設計低功耗、低成本以及在有限的功耗條件下保持最高性能的DSP芯片成為當務之急。 隨著應用需求的發(fā)展,為方便數(shù)字信號處理器(DSP)與各種外圍串行設備進行數(shù)據(jù)通信,越來越多的DSP配置了片上串口部件。串行接口已從標準串口發(fā)展到包含眾多擴展功能模塊的多通道緩沖串口(McBSP),它不僅提供高速、全雙工的標準串行通信能力,而且支持SPI協(xié)議和語音處理等無線通信應用�？膳渲玫亩嗤ǖ谰彌_串口已成為高性能DSP的重要片上外設。 本文以FT-C55LP項目為背景,研究串口部件的設計與現(xiàn)實。論文根據(jù)該串口的總體硬件架構(gòu),結(jié)合該DSP的設計要點完成串行接口的RTL級硬件電路的設計與實現(xiàn),包括串口的發(fā)送數(shù)據(jù)通路、接收數(shù)據(jù)通路、收發(fā)控制通路和擴展功能模塊,支持多通道模式和時鐘停止模式。并在硬件實現(xiàn)中注意低功耗設計及關鍵路徑優(yōu)化。最后驗證結(jié)果表明:設計的多通道串口功能正確,傳輸速率最高達到35Mb/s。
【圖文】：

控制寄存器中的相位、幀長、字長、幀忽略以及數(shù)據(jù)延遲位，這里采用單相位幀發(fā)送和接收數(shù)據(jù)，一幀包含一個 24 位字，幀不忽略，2bit 數(shù)據(jù)延遲位；接下來對采樣率產(chǎn)生器寄存器進行設置，采用多少分頻的時鐘，選擇采樣率產(chǎn)生器的時鐘來源，這里發(fā)送和接收端都采用 CPU 中時鐘的 2 分頻；最后啟動采樣率產(chǎn)生器、接收端、發(fā)送端、幀同步產(chǎn)生器以及對數(shù)據(jù)發(fā)送寄存器進行寫數(shù)據(jù)。

CPU 時鐘的二分頻時鐘。采樣率產(chǎn)生器寄存器 SRGR2 中的 CLKSM 位設為 1，表示采用 CPU 時鐘作為采樣率產(chǎn)生器時鐘來源，F(xiàn)PER 位設為 1f，即幀周期為 16 個CLKG 時鐘周期。圖 4.4 時鐘和幀模擬波形圖模擬波形如圖 4.4 所示：采樣率產(chǎn)生產(chǎn)生的時鐘 CLKG 為 CPU 時鐘的二分頻時鐘，幀周期為 16 個 CLKG 時鐘周期。由圖可見，采樣率產(chǎn)生器的功能正確該驗證中還包括壓縮擴展模塊功能的驗證，此模塊在數(shù)字語音通訊中相當重要，在當今語音通訊中最大的障礙就是帶寬限制，所以數(shù)字信號在傳輸?shù)倪^程中，在信號不失真的前提下，對數(shù)字信號進行壓擴操作能很大的減少帶寬。驗證的步驟為：單獨的啟動發(fā)送和接收，輸入需要壓縮或者擴展的數(shù)據(jù)，在發(fā)送端或者接收端對比正確的數(shù)據(jù)，，從而判斷壓擴模塊功能是否正確。該模塊驗證中最重要的是配置好接收控制寄存器 RCR 和發(fā)送控制寄存器 XCR 中的字長R/XWDLEN 位和 R/XCOMPAND 位，字長必須設置為 8 位。
【學位授予單位】：國防科學技術大學
【學位級別】：碩士
【學位授予年份】：2009
【分類號】：TP334.7

【參考文獻】

相關期刊論文 前6條

1 曹曉琳,吳平,丁鐵夫;基于對數(shù)脈沖編碼調(diào)制的語音壓縮系統(tǒng)實現(xiàn)[J];電子工程師;2004年09期

2 沙燕萍,皇甫偉,曾烈光;異步FIFO的VHDL設計[J];電子技術應用;2001年06期

3 孫延州,嚴洪;DSP芯片McBSP時鐘停止模式的原理及其應用[J];電子科技;2005年02期

4 楊文華,羅曉沛;專用集成電路的設計驗證方法及一種實際的通用微處理器設計的多級驗證體系[J];計算機研究與發(fā)展;1999年06期

5 李竹,韋永高;基于TMS320 VC5410 McBSP在通信系統(tǒng)中的應用研究[J];計算機與數(shù)字工程;2005年03期

6 嚴立雄;ASIC驗證技術[J];微處理機;1997年01期

本文編號：2624385