【摘要】：內存控制器(Memory Controller)是計算機系統(tǒng)內部控制內存并且通過它實現(xiàn)內存與處理器之間交換數(shù)據(jù)的重要組成部分。它不僅決定了計算機系統(tǒng)的內存性能,對系統(tǒng)的整體性能也有較大影響。 目前,由于在高速數(shù)據(jù)采集系統(tǒng)中,將模擬信號轉換成數(shù)字信號后,需要先將數(shù)據(jù)存儲于存儲器中,再進行相應的處理,然而高速模/數(shù)的轉換率較高,傳統(tǒng)的大容量SDR SDRAM在工作速度上很難與模/數(shù)轉換的輸出速度相匹配,使得高速數(shù)據(jù)在存儲過程中的可靠性、實時性受到影響。DDR又稱DDR SDRAM,是建立在SDR SDRAM的基礎上的,速度和容量都有了很大提高,同時DDR使用雙倍數(shù)據(jù)速率結構,能獲得比SDRAM更高的性能,因此,在高速數(shù)據(jù)采集系統(tǒng)中得到了廣泛的應用。但是其接口與目前廣泛應用的微處理器并不兼容,同時,DDR的控制邏輯比較復雜,對時序要求也十分嚴格,使用起來并不方便。 針對以上問題,本文結合具體項目,以大容量存儲器在高性能大幅面彩色掃描儀中的應用為背景,在深入分析DDR存儲器工作原理的基礎上,提出了一種基于FPGA的DDR控制器的設計方法。通過該DDR控制器來實現(xiàn)內存儲器與數(shù)字信號微處理器(DSP)、現(xiàn)場可編程門陣列(FPGA)等之間的通信和在數(shù)字圖像采集處理過程中對數(shù)據(jù)的高速大容量存儲。
【圖文】：

半導體存儲芯片的譯碼方式一般有單譯碼法和雙譯碼法兩種。在單譯碼方式下，地址譯碼器只有一個，其輸出叫做字選線，選擇某個字的所有位。圖2.2是一個16xs位線選法存儲芯片的結構示意圖。它的特點是用一根字選擇線(字線)，直接選中一個存儲單元的各位(如一個字節(jié))。這種方式結構較簡單，但只適于容量不大的存儲芯片。[21{鉀肖一書:::分寫扮;事一}}匕:丫洛 洛卜二.一卜八加，才圖2.2單譯碼存儲電路在雙譯碼方式，卜，地址譯碼器分為X和Y兩個譯碼器。若每一個譯碼器由。/2個輸入端，兩譯碼器交又譯碼之后，就可產(chǎn)生21:個輸出狀態(tài)。圖2.3是一個IKxl

圖2.2單譯碼存儲電路在雙譯碼方式，卜，地址譯碼器分為X和Y兩個譯碼器。若每一個譯碼器由。/2個輸入端，兩譯碼器交又譯碼之后，就可產(chǎn)生21:個輸出狀態(tài)。圖2.3是一個IKxl
【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2008
【分類號】：TP333

【參考文獻】

相關期刊論文 前10條

1 劉昌舉;何劍;戴基智;龍再川;王勇;李應輝;;基于PCI及DDR的光纖接口CCD圖像采集卡設計[J];半導體光電;2007年02期

2 肖金球;劉傳洋;仲嘉霖;;基于FPGA的高速實時數(shù)據(jù)采集系統(tǒng)[J];電路與系統(tǒng)學報;2005年06期

3 胡為;;DDR SDRAM在嵌入式系統(tǒng)中的應用[J];單片機與嵌入式系統(tǒng)應用;2006年03期

4 蔡鐘,吳皓,劉鵬,王維東;一種DDR SDRAM控制器設計[J];電視技術;2004年08期

5 曹華 ,鄧彬;使用Verilog實現(xiàn)基于FPGA的SDRAM控制器[J];今日電子;2005年01期

6 施周淵,戴慶元;DDR SDRAM控制器的FPGA實現(xiàn)[J];電子技術應用;2003年11期

7 Paul Evans;;Stratix II器件的外部存儲器接口選擇[J];電子技術應用;2007年08期

8 張崴;李永進;;一種DDR存儲控制器的捕獲技術[J];甘肅科技;2006年05期

9 胡德俊;張俊;郭舒生;;DDR SDRAM控制器IP及其嵌入式應用[J];中國集成電路;2006年02期

10 須文波;胡丹;;DDR2 SDRAM控制器的FPGA實現(xiàn)[J];江南大學學報;2006年02期

，

本文編號：2621918