發(fā)布時(shí)間：2020-04-10 05:39

【摘要】：近年來,傳統(tǒng)驅(qū)動(dòng)單處理器計(jì)算性能提升的技術(shù)逐步接近極限,但應(yīng)用的發(fā)展對(duì)處理器性能的追求是無止境的,基于此,眾核體系結(jié)構(gòu)成為越來越多的研究人員熱衷的對(duì)象。由于當(dāng)前體系結(jié)構(gòu)的發(fā)展面臨諸如線資源昂貴,能效要求高的挑戰(zhàn),要想設(shè)計(jì)出成功的眾核處理器,必須更加精細(xì)化小核的設(shè)計(jì)。而超長(zhǎng)指令字結(jié)構(gòu)作為一種高性能、低能耗的技術(shù),更是多數(shù)處理器選擇的結(jié)構(gòu)。因而論文選取了面向全分布式VLIW結(jié)構(gòu)的功能單元互連技術(shù)作為研究的對(duì)象。本文在深入研究VLIW相關(guān)技術(shù)的基礎(chǔ)上,提出了對(duì)原有功能單元互連結(jié)構(gòu)的改進(jìn)和相關(guān)編譯技術(shù)的優(yōu)化:1.提出了功能單元部分互連設(shè)計(jì)。通過分析媒體程序的數(shù)據(jù)供給特征,對(duì)功能單元全互連網(wǎng)絡(luò)進(jìn)行削減,提出了對(duì)稱式和非對(duì)稱式的兩類部分互連結(jié)構(gòu)。2.進(jìn)行了針對(duì)部分互連的編譯優(yōu)化。分析了通信調(diào)度在共享互連體系結(jié)構(gòu)編譯中所發(fā)揮的重要作用,針對(duì)部分互連結(jié)構(gòu)的特點(diǎn),在操作數(shù)優(yōu)先級(jí)和功能單元分配時(shí)采用啟發(fā)式規(guī)則,實(shí)現(xiàn)適應(yīng)部分互連結(jié)構(gòu)的編譯優(yōu)化。3.提出了負(fù)載均衡層次化互連設(shè)計(jì)。通過分析計(jì)算密集型程序的寄存器使用特征,在原有互連結(jié)構(gòu)基礎(chǔ)上加入層次化互連。在設(shè)計(jì)過程中,提出了虛擬化寄存器存儲(chǔ)的思想和負(fù)載均衡層次化互連的傳遞式結(jié)構(gòu)。4.進(jìn)行了針對(duì)層次化互連的編譯優(yōu)化。通過一系列啟發(fā)式規(guī)則的層次化互連調(diào)度,實(shí)現(xiàn)適應(yīng)負(fù)載均衡層次化互連結(jié)構(gòu)的編譯優(yōu)化。實(shí)驗(yàn)表明,部分互連結(jié)構(gòu)可以在保證程序性能相當(dāng)?shù)那闆r下,有效減小互連結(jié)構(gòu)的面積、延時(shí)和能耗,并呈現(xiàn)出良好的擴(kuò)展性;層次化互連結(jié)構(gòu)可以減緩改善由寄存器分配不均導(dǎo)致的過載現(xiàn)象,并在一定范圍內(nèi)減小程序的調(diào)度長(zhǎng)度,降低能量消耗。
【學(xué)位授予單位】：國(guó)防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2013
【分類號(hào)】：TP314;TP332
，

本文編號(hào)：2621828