【摘要】：存儲(chǔ)系統(tǒng)性能分析與評(píng)價(jià)是計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)研究的一個(gè)永恒的話題。較之計(jì)算與傳輸,存儲(chǔ)的發(fā)展相對(duì)滯后,在很多情況下成為制約計(jì)算機(jī)性能提高的瓶頸。因而展開(kāi)對(duì)存儲(chǔ)系統(tǒng)性能的研究已成當(dāng)務(wù)之急,而量化研究又是此研究領(lǐng)域的重要基礎(chǔ)。 基于對(duì)現(xiàn)階段存儲(chǔ)系統(tǒng)量化研究各種方法的優(yōu)缺點(diǎn)考察的基礎(chǔ)上,針對(duì)磁盤陣列這一較復(fù)雜的并行存儲(chǔ)系統(tǒng)展開(kāi)性能分析與評(píng)價(jià)。對(duì)于不同問(wèn)題采用不同的研究方法,結(jié)合理論分析、測(cè)量、仿真等手段展開(kāi)研究。 構(gòu)建了一種規(guī)�？蓴U(kuò)展、結(jié)構(gòu)可改變、性能可升級(jí)的磁盤陣列量化研究的實(shí)驗(yàn)平臺(tái),用于評(píng)價(jià)系統(tǒng)的性能、分析瓶頸、提出改進(jìn)策略和驗(yàn)證改進(jìn)效果。軟件方面,實(shí)現(xiàn)了自動(dòng)掃描和識(shí)別相關(guān)的設(shè)備、自動(dòng)配置陣列的結(jié)構(gòu),并通過(guò)對(duì)陣列控制軟件的內(nèi)核模塊化編程,實(shí)現(xiàn)了一種所見(jiàn)即所得的工作方式以提高測(cè)量和分析工作的效率。實(shí)驗(yàn)陣列原型系統(tǒng)的軟、硬件兩方面都具備了靈活、高效和柔性的特征,為開(kāi)展對(duì)磁盤陣列性能的量化研究提供了基礎(chǔ)和保證。 在對(duì)磁盤陣列的性能分析與改進(jìn)研究工作中,提出一種Linux內(nèi)核模塊化的加權(quán)中斷快速響應(yīng)機(jī)制,通過(guò)修改中斷門描述符截獲加權(quán)中斷,實(shí)現(xiàn)磁盤陣列系統(tǒng)中斷的快速響應(yīng)與處理。實(shí)驗(yàn)結(jié)果表明,改進(jìn)的中斷機(jī)制的中斷響應(yīng)速度為傳統(tǒng)Linux中斷機(jī)制響應(yīng)速度的1.7倍,而中斷處理的時(shí)間開(kāi)銷則減少為原來(lái)的47%-50%。 復(fù)雜環(huán)境下細(xì)粒度(微秒/鈉秒級(jí))操作的提取與測(cè)量是量化研究的重要基礎(chǔ),但迄今為止很少有文獻(xiàn)解決這一問(wèn)題。針對(duì)復(fù)雜環(huán)境下微小時(shí)間量的提取與測(cè)量問(wèn)題,設(shè)計(jì)了一套合理的測(cè)量方案,通過(guò)int軟中斷模擬將異步測(cè)量問(wèn)題轉(zhuǎn)化為同步測(cè)量問(wèn)題,并通過(guò)對(duì)測(cè)量過(guò)程中所有外部干擾因素的排除,將測(cè)量對(duì)象從復(fù)雜環(huán)境中提取出來(lái),實(shí)現(xiàn)了精確的測(cè)量。 利用上述測(cè)量方法和技術(shù),對(duì)磁盤陣列系統(tǒng)進(jìn)行瓶頸分析。首先通過(guò)設(shè)計(jì)一種累積測(cè)量法,測(cè)量出處理一次主機(jī)請(qǐng)求所需要的陣列主處理器平均時(shí)間開(kāi)銷,以及RAID5級(jí)陣列下異或計(jì)算的開(kāi)銷;其次,通過(guò)對(duì)PCI和并行I/O模塊的測(cè)量,分析出當(dāng)前結(jié)構(gòu)下陣列瓶頸存在于并行I/O功能模塊,并給出了緩解I/O通道瓶頸的常用技術(shù)途徑; WP=5 然后利用disksim對(duì)磁盤陣列進(jìn)行仿真,分析和預(yù)測(cè)不同陣列結(jié)構(gòu)和配置所帶來(lái)的系統(tǒng)瓶頸遷移,指出隨著陣列并行磁盤串?dāng)?shù)增多,陣列瓶頸由I/O通道向PCI總線遷移。 針對(duì)I/O瓶頸,研究了改進(jìn)I/O操作性能的兩種算法,I/O合并算法和聚散算法,指出聚散算法由于實(shí)現(xiàn)了內(nèi)存數(shù)據(jù)塊的零拷貝,因而較之I/O合并算法有著更佳的性能。另外研究了陣列分塊大小對(duì)I/O調(diào)度算法的影響,指出陣列分塊較小時(shí)I/O合并算法和聚散算法具有較高的子命令合并度,相對(duì)于傳統(tǒng)的I/O調(diào)度算法性能優(yōu)勢(shì)較大,但隨著陣列分塊大小的進(jìn)一步增大,I/O合并算法和聚散算法合并度下降,其性能接近于傳統(tǒng)I/O調(diào)度算法。進(jìn)一步的研究指出陣列分塊大小為1KB-2KB時(shí),聚散算法可獲得最佳性能,一方面此時(shí)陣列數(shù)據(jù)分布較均勻,有利于發(fā)揮陣列并行I/O的優(yōu)勢(shì),另一方面聚散技術(shù)又使磁盤I/O以大塊方式傳輸數(shù)據(jù),有利于發(fā)揮單個(gè)磁盤的性能。 針對(duì)PCI瓶頸,通過(guò)分析PCI總線數(shù)據(jù)傳輸過(guò)程,討論了PCI總線原子事務(wù)特征及其對(duì)性能的影響。指出PCI地址與數(shù)據(jù)共用信號(hào)線,以及因此而帶來(lái)的地址階段對(duì)數(shù)據(jù)帶寬的占用以及地址--數(shù)據(jù)階段之間的狀態(tài)轉(zhuǎn)換是影響PCI總線有效帶寬的主要原因。在分析PCI總線工作原理、優(yōu)點(diǎn)及不足的基礎(chǔ)上,結(jié)合其它較新出現(xiàn)的總線技術(shù)的優(yōu)點(diǎn),針對(duì)PCI瓶頸問(wèn)題提出了一種新的APCI(Advanced PCI)解決方案,將PCI原子事務(wù)總線改為一種基于流水的分離事務(wù)總線,利用隱藏和重疊技術(shù)提高總線有效帶寬,減少總線延遲。其工作包括確定對(duì)原有PCI總線技術(shù)的繼承與改進(jìn),制定APCI架構(gòu),設(shè)立APCI信號(hào)線以及劃分信號(hào)線組,設(shè)計(jì)APCI總線事務(wù)的分離相位及流水機(jī)制,設(shè)計(jì)APCI的Cache一致性監(jiān)聽(tīng)機(jī)制。初步的仿真結(jié)果表明,較之PCI總線的原子事務(wù)模型,APCI總線由于采用基于流水的分離事務(wù)模型,提高了總線的有效帶寬,減小了總線延遲,特別是在重載的情況下,APCI較PCI總線有更好的性能。
【學(xué)位授予單位】：華中科技大學(xué)
【學(xué)位級(jí)別】：博士
【學(xué)位授予年份】：2004
【分類號(hào)】：TP333

【引證文獻(xiàn)】

相關(guān)期刊論文 前2條

1 陳華英;;磁盤陣列RAID可靠性分析[J];電子科技大學(xué)學(xué)報(bào);2006年03期

2 張溪竹;;淺談磁盤陣列技術(shù)[J];天津科技;2008年02期

相關(guān)博士學(xué)位論文 前3條

1 李潔瓊;海量存儲(chǔ)資源海量存儲(chǔ)資源管理關(guān)鍵技術(shù)研究[D];華中科技大學(xué);2011年

2 劉衛(wèi)平;網(wǎng)絡(luò)存儲(chǔ)中的數(shù)據(jù)容錯(cuò)與容災(zāi)技術(shù)研究[D];西北工業(yè)大學(xué);2006年

3 曾令仿;基于對(duì)象的網(wǎng)絡(luò)存儲(chǔ)智能處理方法研究[D];華中科技大學(xué);2006年

相關(guān)碩士學(xué)位論文 前5條

1 王柳崢;USB接口的固態(tài)盤原型系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];華中科技大學(xué);2011年

2 孟瑩;Linux下AoE網(wǎng)絡(luò)存儲(chǔ)系統(tǒng)的建模與分析[D];哈爾濱工程大學(xué);2007年

3 安榮;雷達(dá)信號(hào)處理器測(cè)試臺(tái)中通信接口卡的設(shè)計(jì)與實(shí)現(xiàn)[D];中北大學(xué);2008年

4 常寶升;基于IP-SAN的存儲(chǔ)虛擬化系統(tǒng)研究[D];哈爾濱工程大學(xué);2008年

5 龐俊奇;某型號(hào)遙測(cè)外系統(tǒng)等效器的設(shè)計(jì)與實(shí)現(xiàn)[D];中北大學(xué);2009年

，

本文編號(hào)：2617810