多媒體處理庫(MML)在BF53x上的優(yōu)化研究
發(fā)布時間:2020-04-05 08:53
【摘要】:隨著多媒體技術(shù)的發(fā)展,實時實現(xiàn)各種視音頻標(biāo)準(zhǔn)的系統(tǒng)得到了廣泛應(yīng)用。數(shù)字處理器(DSP)由于其豐富靈活的指令集、特殊的內(nèi)部結(jié)構(gòu)、超強的數(shù)據(jù)吞吐能力及運算速度,使得以DSP處理器為核心的實現(xiàn)方法成為了一種有效的媒體處理途徑。 Blackfin DSP處理器是ADI公司率先推出的新一代16/32 bit嵌入式處理器,它們特別適合滿足當(dāng)今嵌入式音頻、視頻和通信應(yīng)用對計算能力和功耗的嚴(yán)格要求?紤]到軟件開發(fā)中的三個事實:(1)針對相同類型的處理器,可以建立一套比較通用并且計算能力很強大的函數(shù)庫;(2)軟件開發(fā)者為了得到一定的性能要求必須認(rèn)真仔細(xì)的利用處理器的結(jié)構(gòu)和指令來優(yōu)化這些函數(shù)庫;(3)函數(shù)的優(yōu)化是復(fù)雜且花時間的。為此我們打算建立一套基于Blackfin系列處理器的高度優(yōu)化的多媒體處理庫(MML),為音視頻編碼、圖像處理、信號處理、語音壓縮等提供大量的庫函數(shù),方便用戶的調(diào)用和縮短多媒體系統(tǒng)開發(fā)時間。 本文首先對多媒體處理庫中的視頻和圖像部分進行分層封裝,并分析了各層主要函數(shù),不同層次的函數(shù)可以滿足不同應(yīng)用系統(tǒng)的要求;其次介紹了多媒體處理庫的實現(xiàn)平臺Blackfin處理器和軟件開發(fā)平臺Visual DSP,這些是媒體處理庫優(yōu)化的基礎(chǔ);然后重點闡述了視頻處理庫中的H.264/MPEG-4部分的優(yōu)化,主要從算法結(jié)構(gòu)、存儲器結(jié)構(gòu)以及匯編代碼優(yōu)化三個部分來詳細(xì)敘述了各個模塊的優(yōu)化方法,并給出了實驗結(jié)果;接著利用該媒體處理庫構(gòu)建了一個具有實際應(yīng)用價值的數(shù)字視頻圖像監(jiān)控系統(tǒng),并詳細(xì)說明了各個模塊(如采集模塊、存儲模塊、GPRS通信模塊)的軟硬件的實現(xiàn)過程;最后對本文的工作進行了總結(jié),并提出今后工作的方向。
【圖文】:
突破性的低功耗性能122]。2.2.1.Blae肪nDSP內(nèi)核結(jié)構(gòu)BlackfinDSP內(nèi)核如圖2一3所示,包括兩個16位乘法器,兩個32/40位算術(shù)邏輯單元(ALU),4個專用的8位算術(shù)邏輯單元(ALU),兩個40位累加器,8個32位數(shù)據(jù)寄存器,一個40位桶形移位器。各計算單元執(zhí)行不同類型的操作:ALU執(zhí)行算術(shù)和邏輯操作;乘法器執(zhí)行乘法、乘法/加和乘法/減操作;移位器執(zhí)行邏輯移位、算術(shù)移位、位的壓縮和解壓縮操作;視頻ALU執(zhí)行單指令多數(shù)據(jù)流(SIMD)的邏輯運算,這種操作是基于8位運算的。計算單元通過數(shù)據(jù)寄存器組來輸入/輸出數(shù)據(jù)。2個40位的累加器AO和Al
2.2.4.外設(shè)Black五n系列的DSP還包含了豐富的外設(shè),,它們通過不同的高速帶寬總線與內(nèi)核相連,使系統(tǒng)不但配置靈活而且有極好的性能。圖2一6是Blackfin系列DsPBF5x3的原理框圖。JJJAT‘測試和和和事作搶制器/////////////////////////////////仿仿真真真核定時器器比扭卜=一云iii二二二二二二田田田田田田田田田田田田田田田田田田田田TTTTTTT「「「「{{{{{{{{{{{{{{{{{{{{{{{{土土土土土土用用用用用用……………………………}}}工工洲洲,月甲甲甲{{{{{{{{{...JJJJJJJJJJJJJJJJJJJJJJJJJ月月出吧吧吧】】鷺鷺}lllll巨巨巨巨巨三〕〕更更竺生...iiiiiiiiiii至至至至至圖2一6BF53x的原理框圖通用外設(shè)包括了一些功能,如UART、帶有PwM(脈沖寬度調(diào)制)和脈沖測量能力的定時器、通用的IO/標(biāo)志引腳、一個實時時鐘和一個看門狗定時器。這些
【學(xué)位授予單位】:浙江大學(xué)
【學(xué)位級別】:碩士
【學(xué)位授予年份】:2006
【分類號】:TP332
本文編號:2614803
【圖文】:
突破性的低功耗性能122]。2.2.1.Blae肪nDSP內(nèi)核結(jié)構(gòu)BlackfinDSP內(nèi)核如圖2一3所示,包括兩個16位乘法器,兩個32/40位算術(shù)邏輯單元(ALU),4個專用的8位算術(shù)邏輯單元(ALU),兩個40位累加器,8個32位數(shù)據(jù)寄存器,一個40位桶形移位器。各計算單元執(zhí)行不同類型的操作:ALU執(zhí)行算術(shù)和邏輯操作;乘法器執(zhí)行乘法、乘法/加和乘法/減操作;移位器執(zhí)行邏輯移位、算術(shù)移位、位的壓縮和解壓縮操作;視頻ALU執(zhí)行單指令多數(shù)據(jù)流(SIMD)的邏輯運算,這種操作是基于8位運算的。計算單元通過數(shù)據(jù)寄存器組來輸入/輸出數(shù)據(jù)。2個40位的累加器AO和Al
2.2.4.外設(shè)Black五n系列的DSP還包含了豐富的外設(shè),,它們通過不同的高速帶寬總線與內(nèi)核相連,使系統(tǒng)不但配置靈活而且有極好的性能。圖2一6是Blackfin系列DsPBF5x3的原理框圖。JJJAT‘測試和和和事作搶制器/////////////////////////////////仿仿真真真核定時器器比扭卜=一云iii二二二二二二田田田田田田田田田田田田田田田田田田田田TTTTTTT「「「「{{{{{{{{{{{{{{{{{{{{{{{{土土土土土土用用用用用用……………………………}}}工工洲洲,月甲甲甲{{{{{{{{{...JJJJJJJJJJJJJJJJJJJJJJJJJ月月出吧吧吧】】鷺鷺}lllll巨巨巨巨巨三〕〕更更竺生...iiiiiiiiiii至至至至至圖2一6BF53x的原理框圖通用外設(shè)包括了一些功能,如UART、帶有PwM(脈沖寬度調(diào)制)和脈沖測量能力的定時器、通用的IO/標(biāo)志引腳、一個實時時鐘和一個看門狗定時器。這些
【學(xué)位授予單位】:浙江大學(xué)
【學(xué)位級別】:碩士
【學(xué)位授予年份】:2006
【分類號】:TP332
【相似文獻】
相關(guān)碩士學(xué)位論文 前6條
1 汪燮彬;多媒體處理庫(MML)在BF53x上的優(yōu)化研究[D];浙江大學(xué);2006年
2 徐慧;基于DSP的多媒體處理庫[D];浙江大學(xué);2006年
3 呂鴻波;多媒體處理庫在DM642上的優(yōu)化研究[D];浙江大學(xué);2006年
4 黃輝;基于Blackfin處理器嵌入式GUI的研究與實現(xiàn)[D];浙江大學(xué);2008年
5 張迅;基于SIP的IP視頻電話的設(shè)計與實現(xiàn)[D];華中科技大學(xué);2006年
6 石銳;Blackfin DSP在數(shù)字通信中的應(yīng)用基礎(chǔ)[D];電子科技大學(xué);2009年
本文編號:2614803
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/2614803.html
最近更新
教材專著