發(fā)布時(shí)間：2020-04-02 13:10

【摘要】：靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)是信號(hào)處理系統(tǒng)的重要組成部分,是CPU與主存儲(chǔ)器之間數(shù)據(jù)交換的橋梁。近年來(lái)半導(dǎo)體工藝已進(jìn)入超深亞微米甚至納米階段,不斷縮小的工藝尺寸有利于靜態(tài)存儲(chǔ)器朝著更快速度、更高集成度方向發(fā)展,同時(shí)也使其可靠性及其他性能面臨更大的挑戰(zhàn),SRAM等存儲(chǔ)設(shè)備性能的提高逐漸成為數(shù)字信號(hào)處理器發(fā)展的瓶頸。 針對(duì)深亞微米工藝條件下對(duì)SRAM存儲(chǔ)器速度和可靠性要求較高的應(yīng)用領(lǐng)域需求,本文采用TSMC 0.18μm CMOS工藝,設(shè)計(jì)了一款存取速度快、可靠性高的512×32bit SRAM。 論文在大量研究SRAM存儲(chǔ)器理論背景的基礎(chǔ)上,根據(jù)SRAM存儲(chǔ)器總體設(shè)計(jì)要求,首先確定了存儲(chǔ)器的系統(tǒng)架構(gòu),并進(jìn)行陣列劃分和外圍電路布局。針對(duì)高速和高可靠性的設(shè)計(jì)要求,分別對(duì)存儲(chǔ)單元和外圍電路進(jìn)行了改進(jìn)設(shè)計(jì)。在存儲(chǔ)單元的設(shè)計(jì)中,采用較新的9T單元,通過在單元結(jié)構(gòu)上將讀寫數(shù)據(jù)通道分離來(lái)獲得極高的數(shù)據(jù)穩(wěn)定性,并對(duì)9T存儲(chǔ)單元的尺寸進(jìn)行了優(yōu)化設(shè)計(jì)以綜合提高單元的性能。在進(jìn)行外圍電路設(shè)計(jì)時(shí),根據(jù)電路的不同功能對(duì)其性能要求的考慮各有側(cè)重。通過對(duì)譯碼延時(shí)模型進(jìn)行分析,以及綜合考慮速度、設(shè)計(jì)成本和面積等因素,選用分級(jí)譯碼和分塊譯碼的方法,完成了高速低功耗譯碼電路的設(shè)計(jì),并精確計(jì)算出各級(jí)譯碼輸出驅(qū)動(dòng)的尺寸。靈敏放大器電路及數(shù)據(jù)通路設(shè)計(jì)實(shí)現(xiàn)了電流-電壓混合放大模式,該設(shè)計(jì)方案在具備較快放大速度的同時(shí),避免了普通電流靈敏放大器性能易受器件失配影響的狀況。 最后,論文對(duì)512×32bit SRAM存儲(chǔ)器的版圖實(shí)現(xiàn)進(jìn)行了研究與設(shè)計(jì),提出了全面驗(yàn)證SRAM功能的仿真方法,并對(duì)設(shè)計(jì)進(jìn)行前、后仿真驗(yàn)證及對(duì)比。 本文的SRAM存儲(chǔ)器在速度、功耗等指標(biāo)均達(dá)到設(shè)計(jì)參數(shù)標(biāo)準(zhǔn),雖然電路面積偏大,但隨著工藝尺寸縮小,SRAM穩(wěn)定性面臨更大考驗(yàn),對(duì)于可靠性要求較高的設(shè)備,本文不失為一個(gè)切實(shí)的SRAM設(shè)計(jì)方案。
【圖文】：

圖 1-1 半導(dǎo)體存儲(chǔ)器分類Fig.1-1 Classification of semiconductor memories2.1 非揮發(fā)性存儲(chǔ)器非揮發(fā)性存儲(chǔ)器的特點(diǎn)在于，當(dāng)電源暫時(shí)中斷或器件無(wú)限期處于斷電狀態(tài)時(shí)，能持已存儲(chǔ)的數(shù)據(jù)，理想的非揮發(fā)性存儲(chǔ)器應(yīng)該低成本、高密度、高速低功耗、工作范圍大，并為軍事和空間應(yīng)用提供高度的耐輻射性[1]。非揮發(fā)性存儲(chǔ)器包括只讀存（ROM）和可編程存儲(chǔ)器，可編程存儲(chǔ)器又可以分為幾大類：可擦出可編程只讀存（EPROM）、電可擦除可編程只讀存儲(chǔ)器（EEPROM）以及快閃存儲(chǔ)器（Flash）（1） 只讀存儲(chǔ)器（ROM）ROM 是一種只能讀取資料的內(nèi)存。在制造過程中，將資料以一特制光罩（mas錄于線路中，其資料內(nèi)容在寫入后就不能更改，所以有時(shí)又稱為“光罩式只讀內(nèi)存mask ROM）[3]。ROM 中所存的數(shù)據(jù)，一般是裝入整機(jī)前事先寫好，整機(jī)工作過程能讀出，而不像隨機(jī)存儲(chǔ)器那樣能快速地、方便地加以改寫。ROM 中的數(shù)據(jù)穩(wěn)定電后所存數(shù)據(jù)也不會(huì)改變；其結(jié)構(gòu)較簡(jiǎn)單，，讀出較方便，因而常用于存儲(chǔ)各種固定和數(shù)據(jù)。此內(nèi)存的制造成本較低，常用于電腦中的開機(jī)啟動(dòng)。

SRAM 的詳細(xì)介紹見下一小節(jié)。單元構(gòu)成的陣列以及一系列具有特定功能的放數(shù)據(jù)，通過周邊的外圍電路來(lái)控制和實(shí)現(xiàn)和列排起來(lái)，每一行和每一列與相應(yīng)的字線的一個(gè)地址。地址信號(hào)通過譯碼器選中存儲(chǔ)單讀出。早期 RAM 的發(fā)展經(jīng)歷了三種工藝，分前 SRAM 可以通過多種工藝實(shí)現(xiàn)，除傳統(tǒng)的 GaAs 工藝等[1]。結(jié)構(gòu)路設(shè)計(jì)中使用得較多的是四管存儲(chǔ)單元，其為負(fù)載，可以減小單元面積，有利于提高集較高，抗擊輻射導(dǎo)致的軟錯(cuò)誤能力較差[5]，限性使得四管單元很難得到長(zhǎng)遠(yuǎn)的發(fā)展。
【學(xué)位授予單位】：江南大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2011
【分類號(hào)】：TP333

【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前1條

1 劉其龍;基于65nm高性能SRAM關(guān)鍵電路的研究與設(shè)計(jì)[D];安徽大學(xué);2013年

本文編號(hào)：2611994