【摘要】：隨著集成電路的不斷發(fā)展以及人們對信息安全越來越重視,安全系統(tǒng)的設(shè)計逐漸從軟件到硬件發(fā)展。靜態(tài)隨機存儲器(SRAM)作為一種易失性存儲器,在涉及到信息安全的場合中受到了廣泛地應(yīng)用。很多安全系統(tǒng)都以SRAM作為密鑰的存儲器。但在斷開電源后,SRAM的數(shù)據(jù)會保留一段時間,造成信息被竊取。有實驗表明,在-30℃時斷開電源的情況下,數(shù)據(jù)可以保留0.5~2分鐘,而且尺寸越小的實驗芯片數(shù)據(jù)殘留時間越長。因此針對深亞微米下SRAM數(shù)據(jù)殘留的研究和防數(shù)據(jù)殘留攻擊的芯片設(shè)計就具有重要的應(yīng)用價值。 本文首先對SRAM數(shù)據(jù)殘留機理進行了概述,分析了一些低溫下針對數(shù)據(jù)殘留攻擊的方法以及相關(guān)防御策略。通過分析,提出了一種采用數(shù)據(jù)擦除策略來防數(shù)據(jù)殘留攻擊的方案,即在芯片檢測到攻擊時,通過特殊電路擦除存儲單元數(shù)據(jù)。結(jié)合該方案,針對數(shù)據(jù)殘留攻擊的特性,設(shè)計并實現(xiàn)了一個帶有數(shù)據(jù)擦除晶體管的讀寫分開的存儲單元結(jié)構(gòu)。并根據(jù)該結(jié)構(gòu)存儲單元的工作特性,提出了逐行擦除數(shù)據(jù)的控制方法,設(shè)計并實現(xiàn)了一個數(shù)據(jù)延時擦除控制電路。另外,為增強芯片應(yīng)用性能,提高穩(wěn)定性和降低功耗,設(shè)計中還對關(guān)鍵電路進行了優(yōu)化,包括采用多級譯碼技術(shù)、改進靈敏放大器、改進預(yù)充控制電路等。最后,從版圖設(shè)計的角度,對版圖布局布線、基本模塊設(shè)計和版圖驗證與模擬進行了分析與設(shè)計。 本文在65nm工藝下,采用全定制設(shè)計方法實現(xiàn)了一款防數(shù)據(jù)殘留攻擊的16Kb(512×32bit)SRAM芯片,通過模擬和驗證,達到了設(shè)計目標。該SRAM版圖面積為0.079mm~2,用于數(shù)據(jù)擦除設(shè)計的面積占21.27%。在常溫下,1GHZ的工作頻率時,其數(shù)據(jù)寫入時間為599ps,數(shù)據(jù)讀出時間為698ps,平均功耗為4.74mW。
【圖文】：

圖 1. 2 浮柵晶體管截面圖2.2 電擦除可編程只讀存儲器電擦除可編程只讀存儲器（E2PROM）采用遂穿效應(yīng)向浮柵注入或移去電避免了EPROM需要取出系統(tǒng)進行擦除的過程。采用了一種修改結(jié)TOX(floating-gate tunneling oxide)晶體管的浮柵器件作為可支持點擦除編程器件[3]。其截面圖如圖 1.3 所示。它與浮柵器件類似，單隔離浮柵漏端的絕緣介質(zhì)厚度減少到大約 10nm或更少。當把一個大約 10V的電壓很薄的絕緣層時，電子通過遂穿機理穿入或穿出浮柵。這一編程方法的在于它的可逆性，即只要把在寫過程中所加的電壓反過來就可實現(xiàn)擦除PROM相比，適應(yīng)性更好，能支持多達 10 萬次擦寫。

圖 1. 2 浮柵晶體管截面圖.1.2.2 電擦除可編程只讀存儲器電擦除可編程只讀存儲器（E2PROM）采用遂穿效應(yīng)向浮柵注入或移去電荷而避免了EPROM需要取出系統(tǒng)進行擦除的過程。采用了一種修改結(jié)構(gòu)的LOTOX(floating-gate tunneling oxide)晶體管的浮柵器件作為可支持點擦除過程可編程器件[3]。其截面圖如圖 1.3 所示。它與浮柵器件類似，，單隔離浮柵與溝和漏端的絕緣介質(zhì)厚度減少到大約 10nm或更少。當把一個大約 10V的電壓加到層很薄的絕緣層時，電子通過遂穿機理穿入或穿出浮柵。這一編程方法的主要點在于它的可逆性，即只要把在寫過程中所加的電壓反過來就可實現(xiàn)擦除。它EPROM相比，適應(yīng)性更好，能支持多達 10 萬次擦寫。
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2011
【分類號】：TP333.8

【參考文獻】

相關(guān)期刊論文 前5條

1 焦慧芳;張小波;賈新章;楊雪瑩;鐘征宇;;SRAM數(shù)據(jù)殘留現(xiàn)象的機理分析[J];電路與系統(tǒng)學(xué)報;2008年03期

2 焦慧芳;張小波;賈新章;楊雪瑩;鐘征宇;;靜態(tài)隨機存儲器數(shù)據(jù)殘留特性研究[J];固體電子學(xué)研究與進展;2006年04期

3 李浪;李仁發(fā);童元滿;章競競;沙行勉;;嵌入式加密芯片功耗分析攻擊與防御研究進展[J];計算機研究與發(fā)展;2010年04期

4 張一平;王子歐;;鎖存型靈敏放大器電路的改進設(shè)計[J];蘇州大學(xué)學(xué)報(工科版);2008年01期

5 王鵬;胡子陽;;低功耗CMOS靜態(tài)隨機存儲器設(shè)計技術(shù)[J];微處理機;2008年05期

相關(guān)碩士學(xué)位論文 前6條

1 葉世芬;安全芯片物理防護研究[D];浙江大學(xué);2005年

2 張一平;深亞微米靈敏放大器設(shè)計[D];蘇州大學(xué);2008年

3 張金峰;亞65納米SRAM的穩(wěn)定性研究與設(shè)計[D];蘇州大學(xué);2008年

4 龍爽;一種基于改寫策略的安全SRAM芯片的研究與設(shè)計[D];華中科技大學(xué);2009年

5 陳云武;安全六管靜態(tài)隨機訪問存儲器的研究與設(shè)計[D];華中科技大學(xué);2009年

6 陳越;應(yīng)用于安全SRAM的高效率電荷泵的優(yōu)化與設(shè)計[D];華中科技大學(xué);2009年

本文編號：2609776