【摘要】： 以視頻信息為主的多媒體技術(shù)是21世紀最具時代特征和最富有活力的研究與應(yīng)用領(lǐng)域,同時也是高性能片上系統(tǒng)(System on a Chip,SoC)發(fā)揮核心作用的領(lǐng)域。專用處理器及專用SoC可以在通用處理器的可編程、靈活性與專用集成電路(Application-Specific Integrated Circuit,ASIC)的高性能、低功耗之間取得設(shè)計折衷,已成為目前的研究熱點。本文以最新視頻編解碼標準H.264/AVC為目標應(yīng)用,就高性能專用SoC設(shè)計中的兩個關(guān)鍵技術(shù):專用指令集處理器(Application-Specific InstructionSet Processor,ASIP)設(shè)計與專用片上通信架構(gòu)設(shè)計展開論述。 處理器是SoC的核心,承擔著系統(tǒng)大部分的運算與控制任務(wù)。本文介紹了一款自主研發(fā)的面向視頻壓縮應(yīng)用的ASIP指令體系及硬件實現(xiàn)。針對視頻應(yīng)用中數(shù)據(jù)組織操作開銷大、內(nèi)存讀寫頻繁且地址不連續(xù)等特點,該指令集采用顯式數(shù)據(jù)組織的指令格式,將數(shù)據(jù)組織操作內(nèi)嵌到指令編碼中,同時設(shè)計了行列交織的內(nèi)存讀寫模式。硬件架構(gòu)為SIMD(Single Instruction Multiple Data)與VLIW(Very Long Instruction Word)的混合結(jié)構(gòu),采用了RISC(Reduced Instrction Set Computer)類型的流水線結(jié)構(gòu),其中分布式運算單元支持可變字長的并行計算,而取指單元可完成變長編碼指令的取指及下一PC(Program Counter)計算等功能,并設(shè)計了指令緩沖區(qū)以減少存儲器訪問。 專用指令的設(shè)計空間龐大,手工設(shè)計效率不高。本文在專用指令自動提取方面進行了探索,提出了靜態(tài)數(shù)據(jù)流圖搜索與動態(tài)結(jié)果篩選相結(jié)合的方法,并作為一種重要的補充應(yīng)用到前述的ASIP指令集設(shè)計中。在此基礎(chǔ)上,以H.264/AVC的環(huán)路去塊效應(yīng)濾波算法為例,敘述了視頻壓縮算法核心在ASIP上的優(yōu)化過程。 片上集成部件的增多導(dǎo)致部件之間的數(shù)據(jù)通信逐漸成為制約系統(tǒng)性能的瓶頸。以目標應(yīng)用的具體數(shù)據(jù)通信信息來指導(dǎo)通信架構(gòu)的設(shè)計,可縮短通信消耗時間,提高系統(tǒng)實時性能。為此需要在設(shè)計早期對于目標應(yīng)用中的數(shù)據(jù)通信部分進行精確的高層建模與仿真。本文在事務(wù)級模型(Transaction Level Model,TLM)的基礎(chǔ)上提出了一種新的抽象模型CEAM(communication Event Accurate Model)用于系統(tǒng)的通信建模,完成了H.264/AVC的通信建模與仿真。并以此為基礎(chǔ),設(shè)計了一種針對應(yīng)用優(yōu)化的總線調(diào)度策略。實驗結(jié)果表明,該策略可極大提高總線的利用效率,縮短通信任務(wù)完成時間。
【圖文】：

應(yīng)用領(lǐng)域進行了指令集及體系結(jié)構(gòu)的優(yōu)化與裁剪，結(jié)合了ASIC的高性能低功耗等特點與通用嵌入式處理器的可編程性與靈活性，更有效的利用了芯片的硅面積，是目前研究的熱點[4一9]。圖1一1110]表明AsIP在ASIc與通用嵌入式處理器之間可取得較好的折衷，，圖中Ee代表單位功耗可取得的性能。

本文編號：2609743