發(fā)布時(shí)間：2020-03-29 01:58

【摘要】： 目前可重構(gòu)計(jì)算技術(shù)已成為計(jì)算系統(tǒng)研究中的一個新熱點(diǎn)。作為一種新的體系結(jié)構(gòu)，可重構(gòu)計(jì)算同時(shí)具有軟件的靈活性和硬件的高性能，在嵌入式系統(tǒng)和高性能計(jì)算等領(lǐng)域獲得了越來越廣泛的應(yīng)用。然而操作系統(tǒng)和應(yīng)用開發(fā)工具目前仍是可重構(gòu)系統(tǒng)研究中的一個薄弱之處。 本文重點(diǎn)研究可重構(gòu)嵌入式系統(tǒng)的操作系統(tǒng)支持，而創(chuàng)建一個合適的樣機(jī)平臺是開展進(jìn)一步研究的基礎(chǔ)。本文主要進(jìn)行幾個方面的研究工作： 首先，對目前主要的可重構(gòu)計(jì)算平臺進(jìn)行了分類，提出了操作系統(tǒng)對于可重構(gòu)平臺的要求，然后給出了可重構(gòu)嵌入式系統(tǒng)硬件平臺的設(shè)計(jì)方案。 第二，針對可重構(gòu)嵌入式系統(tǒng)樣機(jī)平臺，提出并初步實(shí)現(xiàn)了一個基于Eclipse的集成開發(fā)環(huán)境以支持樣機(jī)平臺上的應(yīng)用開發(fā)。它采用自頂向下的軟硬件協(xié)同設(shè)計(jì)流程；利用插件技術(shù)集成了不同抽象層次的設(shè)計(jì)工具和外部的EDA工具；通過IP庫和內(nèi)部通信機(jī)制實(shí)現(xiàn)各設(shè)計(jì)層次間的數(shù)據(jù)交換和設(shè)計(jì)人員之間的協(xié)作；其IP庫集成了不同抽象層次、不同來源和不同實(shí)現(xiàn)方式的異構(gòu)IP。 第三，提出了一個RTL級異構(gòu)IP集成算法，并在集成工具中得到了實(shí)現(xiàn)。該算法以及采用該算法的RTL級設(shè)計(jì)工具利用參數(shù)化類隱藏了IP的不同實(shí)現(xiàn)方式；層次化的集成方式和靈活的互連邏輯IP能夠支持非常復(fù)雜的IP互連結(jié)構(gòu)；通過總線轉(zhuǎn)換接口的包裝，實(shí)現(xiàn)了不同總線接口IP的集成；通過虛擬設(shè)計(jì)和自動化的IP集成，顯著地降低了設(shè)計(jì)的工作量。 第四：在分析軟硬件任務(wù)區(qū)別的基礎(chǔ)上提出統(tǒng)一多任務(wù)模型的操作系統(tǒng)框架；然后給出操作系統(tǒng)中的任務(wù)間通信設(shè)計(jì)方案，包括硬件任務(wù)與接口設(shè)計(jì)和通信控制器的設(shè)計(jì)。最后給出基于Linux的可重構(gòu)操作系統(tǒng)設(shè)計(jì)方案。該操作系統(tǒng)具有以下特點(diǎn)：以Linux為基礎(chǔ)擴(kuò)展，兼容Pthread等現(xiàn)有的并行編程模型規(guī)范，，能夠更好地支持應(yīng)用系統(tǒng)的開發(fā)；通過硬件任務(wù)樁線程實(shí)現(xiàn)任務(wù)間的通信，簡化了硬件任務(wù)的實(shí)現(xiàn)，并能完全兼容現(xiàn)有的軟件任務(wù)間通信機(jī)制；支持動態(tài)部分可重構(gòu)的FPGA，動態(tài)創(chuàng)建硬件任務(wù)，更有效地管理硬件資源。 最后，研究了硬件任務(wù)的在線放置與調(diào)度問題。為了進(jìn)行可重構(gòu)硬件任務(wù)的動態(tài)管理，要為硬件任務(wù)在可重構(gòu)器件上找到合適的配置位置，并且進(jìn)行配置后才能運(yùn)行硬件任務(wù)。在總結(jié)了現(xiàn)有工作的基礎(chǔ)上，針對硬件任務(wù)的調(diào)度提出了最早識別的概念，并首次實(shí)現(xiàn)了兩個最早識別的在線調(diào)度算法，新算法在調(diào)度質(zhì)量上顯著優(yōu)于原有的算法，而運(yùn)行時(shí)開銷沒有明顯增加。此外還提出了一個硬件任務(wù)放置算法，與原有算法相比，新算法在放置效果和運(yùn)行時(shí)開銷方面均有優(yōu)勢。
【圖文】：

圖2.2SPLASHZ系統(tǒng)結(jié)構(gòu)圖接口板包括4路DMA通道(兩路輸入，兩路輸出)。每路帶寬為50MB通過256個字的FIFO與主機(jī)通信。用戶可以通過定制FPGA(XL，X對輸入輸出數(shù)據(jù)進(jìn)行預(yù)處理，其時(shí)鐘主頻可以從IOK~40MLIz選擇。陣列板一共包括17個處理單元(ProcessingElements，PEs)，處理中兀X16通過交叉開關(guān)完成全互連，其輸入輸出山XO進(jìn)行管理。件個PE一片XC4O10和512kBytes的存儲器，其中存儲器采用統(tǒng)一編址，可以機(jī)直接訪問。每個PE可以通過36位的數(shù)據(jù)總線與左右相鄰的PE或者開關(guān)通信。主機(jī)的信息通過XL和XO(XI)之間的36位SIMD總線傳輸。多塊陣可以擴(kuò)展為更大的線性陣列，所有陣列板的輸出通過Rbus送回全]JSp盯立占。除了PE以外，交叉開關(guān)也是可重構(gòu)的。補(bǔ)個開關(guān)可以存儲8種配置，

圖2.3GARP系統(tǒng)的模塊框圖采用了MIPS作為其主處理器的原型，通過擴(kuò)展指令集獲得對。其可重構(gòu)部分采用Xihnx4000系列構(gòu)成陣列，同時(shí)規(guī)定每模塊。至于陣列包括多少行，則山具體的應(yīng)少lJ決定。構(gòu)陣列的配置和執(zhí)行由主處理器完成。擴(kuò)展指令集主要用于支括在可重構(gòu)陣列和處理器之間傳輸數(shù)據(jù)。在Garp系統(tǒng)中，所入主存，并采取了很多措施來減少配置帶來的延退，包括支持重定位，以及采用配置存儲器Cache。系統(tǒng)同時(shí)還包括了支持C語言的編譯器。該編譯器能夠在預(yù)程序，自動提取其中適合可重構(gòu)陣列執(zhí)行}!勺部分。被提取出來綜合為配置文件，其余部分依然在MIPS_1幾執(zhí)了Jl。hameleon
【學(xué)位授予單位】：復(fù)旦大學(xué)
【學(xué)位級別】：博士
【學(xué)位授予年份】：2007
【分類號】：TP368.11

【引證文獻(xiàn)】

相關(guān)期刊論文 前4條

1 彭曉明;龐建民;郭浩然;;動態(tài)可重構(gòu)技術(shù)研究綜述[J];計(jì)算機(jī)工程與設(shè)計(jì);2012年12期

2 王穎;陳偉男;周學(xué)功;彭澄廉;;可重構(gòu)計(jì)算中的負(fù)載可分應(yīng)用性能分析與預(yù)測[J];小型微型計(jì)算機(jī)系統(tǒng);2010年08期

3 陳乃金;江建慧;陳昕;周洲;徐瑩;潘誠;;動態(tài)可重構(gòu)系統(tǒng)的時(shí)域劃分及其行為級算法的定量分析[J];小型微型計(jì)算機(jī)系統(tǒng);2011年02期

4 于海;虞躍;姚啟桂;尹海慶;;嵌入式電力通信設(shè)備基礎(chǔ)平臺的研究[J];現(xiàn)代電子技術(shù);2012年21期

相關(guān)博士學(xué)位論文 前2條

1 殷進(jìn)勇;可重構(gòu)系統(tǒng)中實(shí)時(shí)任務(wù)調(diào)度算法研究[D];哈爾濱工程大學(xué);2010年

2 徐戰(zhàn)亞;可移植嵌入式導(dǎo)航平臺關(guān)鍵技術(shù)研究[D];中國地質(zhì)大學(xué);2010年

相關(guān)碩士學(xué)位論文 前3條

1 趙遠(yuǎn)寧;基于Xilinx Virtex-Ⅱ Pro的過程級動態(tài)部分可重構(gòu)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D];湖南大學(xué);2008年

2 黃勛章;支持可重構(gòu)計(jì)算的Linux操作系統(tǒng)研究[D];復(fù)旦大學(xué);2008年

3 焦鉻;動態(tài)可重構(gòu)系統(tǒng)實(shí)時(shí)任務(wù)調(diào)度算法研究[D];湖南大學(xué);2010年

本文編號：2605255