發(fā)布時間：2020-03-25 12:40

【摘要】： 近20年來片上集成度的急劇增加使得計算機系統(tǒng)的整體性能有了顯著提高。與此同時，性能的提高卻伴隨著大量的能量消耗。Cache存儲器在減小微處理器和主存之間的性能差距上起著關(guān)鍵作用，但同時它又是主要的耗能部件之一。針對計算機系統(tǒng)中Cache的功耗問題，人們設(shè)計了各種Cache的低功耗結(jié)構(gòu)。 動態(tài)低功耗自適應(yīng)技術(shù)是目前研究比較多的一種體系結(jié)構(gòu)級的低功耗技術(shù)，是一種硬件資源在程序運行中可動態(tài)配置的技術(shù)。硬件根據(jù)提示信息，不斷調(diào)整自身的大小，使得在不損失性能或者性能損失很小的情況下，總是以最合適的或者相對合適的資源來服務(wù)于當(dāng)前的應(yīng)用�；瑒覥ache結(jié)構(gòu)是一種基于動態(tài)低功耗自適應(yīng)技術(shù)的Cache結(jié)構(gòu)，不需要軟件給出提示信息，通過設(shè)置固定的時間段，完全由硬件本身收集當(dāng)前時間段的程序運行信息，并根據(jù)這些信息在時間段的末端動態(tài)決定下一個時間段硬件資源的最佳配置，節(jié)省功耗。 本文主要對滑動Cache結(jié)構(gòu)作了模擬實現(xiàn)，提出改進的策略：用Cache的失效率來決定滑動Cache被用作指令Cache還是數(shù)據(jù)Cache。通過理論分析和實驗表明，采用滑動Cache結(jié)構(gòu)能夠在性能損失很小的情況下，降低Cache功耗；修改后的滑動Cache結(jié)構(gòu)與修改前相比較，一級Cache的缺失率更小，總體功耗更低，分別降低了2.93％和3.48％。
【圖文】：

內(nèi)蒙古大學(xué)碩士學(xué)位論文Figure3一 2sim一 outorderPIPeline圖3一 2sim一outorder流水線1.Fetch段，這個段的任務(wù)是從指令Cache取指令并放人IFQ中，對于分支指令，還要訪問分支預(yù)測器以確定下條指令內(nèi)存地址。2.Dispatch段，這個階段的任務(wù)是指令解碼仿真，寄存器重命名，RUU/ISQ分配，將所有源操作數(shù)己準(zhǔn)備好的指令放人RQ中。由于采用了指令驅(qū)動技術(shù)，模擬器可以判斷指令是否處于誤預(yù)測狀態(tài)，對處于誤預(yù)測狀態(tài)的指令，仿真時其訪存和寫寄存器操作會映射到預(yù)測buffer中，而不會訪問真正的物理寄存器和存儲器。3.Issue&Exeoute階段

Figures一1theeomPareofdifferentsizeslidingCache圖5一1不同大小滑動Cache比較圖從表5一3中可以看到在滑動Cache為SKB時，，Lisp解釋程序的一級Cache缺失率時上升了2.24%，而一級Caehe功耗降低了7.41%。Gee程序的一級Caehe缺失率比
【學(xué)位授予單位】：內(nèi)蒙古大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2007
【分類號】：TP332

【引證文獻】

相關(guān)碩士學(xué)位論文 前1條

1 遲宗正;基于復(fù)雜網(wǎng)絡(luò)的嵌入式軟件功耗優(yōu)化研究[D];大連理工大學(xué);2009年

本文編號：2599916