用于星載非智能設(shè)備的IEEE 1394總線接口
發(fā)布時(shí)間:2020-03-23 22:26
【摘要】: 星載數(shù)據(jù)總線用于各星載電子設(shè)備之間的通訊和數(shù)據(jù)交換,是整個(gè)星載電子系統(tǒng)的關(guān)鍵部件之一。隨著航天工程的不斷發(fā)展,星載電子系統(tǒng)對(duì)星載數(shù)據(jù)總線的要求進(jìn)一步提高,需要一種更先進(jìn)的高速總線來支持各個(gè)電子設(shè)備之間高速、實(shí)時(shí)的數(shù)據(jù)傳輸。另一方面,航天電子系統(tǒng)正向小型化趨勢發(fā)展。航天電子系統(tǒng)的小型化,為提高航天器性能、降低成本和縮短研發(fā)周期提供了可能,它已經(jīng)成為現(xiàn)代航天工程的發(fā)展趨勢之一。因此,研制一種通用、輕小型化的高速星載數(shù)據(jù)總線接口對(duì)未來航天工程應(yīng)用具有重要意義。 在實(shí)際星載任務(wù)中,有些星載設(shè)備不帶有CPU單元,但是也要使用高速數(shù)據(jù)總線來實(shí)現(xiàn)與其它設(shè)備的通訊,因此需要開發(fā)一種用于這類星載非智能設(shè)備的輕小型化高速總線接口,在實(shí)現(xiàn)高速數(shù)據(jù)傳輸?shù)耐瑫r(shí)盡量減小整個(gè)星載電子設(shè)備的體積和功耗。本文選擇了IEEE 1394高速串行總線,IEEE 1394總線遵從CSR體系結(jié)構(gòu),支持熱插拔和即插即用,支持等時(shí)和異步兩種傳輸模式,是NASA推薦用于未來空間應(yīng)用的數(shù)據(jù)總線之一。 本課題設(shè)計(jì)了以Actel FPGA作為主控單元的用于星載非智能設(shè)備IEEE 1394接口原理樣機(jī)。原理樣機(jī)中主要包括主控FPGA、IEEE 1394協(xié)議芯片組、LVDS接口、ADC和DAC接口以及RS232調(diào)試接口等。在FPGA對(duì)總線接口板的控制實(shí)現(xiàn)過程中,還選用了開源的MC8051 IP作為控制單元,實(shí)現(xiàn)了一個(gè)簡單的片上可編程系統(tǒng),并對(duì)IEEE 1394總線功能作了測試和驗(yàn)證。 本文詳細(xì)介紹了課題的背景和國內(nèi)外發(fā)展近況、IEEE 1394總線的技術(shù)概要;論述了方案確定和硬件設(shè)計(jì)的過程,以及FPGA控制邏輯和MC8051 IP在FPGA中的實(shí)現(xiàn);說明了IEEE 1394數(shù)據(jù)包的格式,進(jìn)行了IEEE 1394總線的功能測試,并闡明了MC8051控制軟件的實(shí)現(xiàn)方法。本課題所開發(fā)的用于星載非智能設(shè)備的IEEE 1394總線接口原理樣機(jī)經(jīng)過完善后可用于星載非智能設(shè)備中,對(duì)未來IEEE 1394總線的星載應(yīng)用具有借鑒意義。
【圖文】:
圖 5.16 MC8051 IP 結(jié)構(gòu)框圖051 IP 在 Actel FPGA 的實(shí)現(xiàn)51 在 Actel FPGA 中實(shí)現(xiàn)主要包括參數(shù)配置以及 RAM 和時(shí)51 提供了參數(shù)化設(shè)計(jì),,通過修改 VHDL 源文件 mc8051_修改內(nèi)部模型,例如 UART 個(gè)數(shù),Timer 個(gè)數(shù),選擇乘法6 個(gè)計(jì)時(shí)器、外部中斷以及串行接口單元,具體數(shù)目可以除功能,可以將乘法器和除法器個(gè)數(shù)設(shè)置為 0,以節(jié)省
圖 5.37 139上電之后首先初始化 MC8051,然后默認(rèn)的某種模式,接著等待中斷發(fā)生,轉(zhuǎn)所示,首先檢查發(fā)生的中斷,如果是 RXGRF 中的數(shù)據(jù)包,并對(duì)數(shù)據(jù)包進(jìn)行解析發(fā)送。根據(jù)數(shù)據(jù)包解析得知的異步命令內(nèi)出相應(yīng)的本地控制信號(hào)。
【學(xué)位授予單位】:中國科學(xué)院研究生院(空間科學(xué)與應(yīng)用研究中心)
【學(xué)位級(jí)別】:碩士
【學(xué)位授予年份】:2007
【分類號(hào)】:TP336;V443
本文編號(hào):2597355
【圖文】:
圖 5.16 MC8051 IP 結(jié)構(gòu)框圖051 IP 在 Actel FPGA 的實(shí)現(xiàn)51 在 Actel FPGA 中實(shí)現(xiàn)主要包括參數(shù)配置以及 RAM 和時(shí)51 提供了參數(shù)化設(shè)計(jì),,通過修改 VHDL 源文件 mc8051_修改內(nèi)部模型,例如 UART 個(gè)數(shù),Timer 個(gè)數(shù),選擇乘法6 個(gè)計(jì)時(shí)器、外部中斷以及串行接口單元,具體數(shù)目可以除功能,可以將乘法器和除法器個(gè)數(shù)設(shè)置為 0,以節(jié)省
圖 5.37 139上電之后首先初始化 MC8051,然后默認(rèn)的某種模式,接著等待中斷發(fā)生,轉(zhuǎn)所示,首先檢查發(fā)生的中斷,如果是 RXGRF 中的數(shù)據(jù)包,并對(duì)數(shù)據(jù)包進(jìn)行解析發(fā)送。根據(jù)數(shù)據(jù)包解析得知的異步命令內(nèi)出相應(yīng)的本地控制信號(hào)。
【學(xué)位授予單位】:中國科學(xué)院研究生院(空間科學(xué)與應(yīng)用研究中心)
【學(xué)位級(jí)別】:碩士
【學(xué)位授予年份】:2007
【分類號(hào)】:TP336;V443
【引證文獻(xiàn)】
相關(guān)碩士學(xué)位論文 前1條
1 高旭光;基于IEEE1394總線的高速信息傳輸設(shè)備的設(shè)計(jì)[D];河北大學(xué);2010年
本文編號(hào):2597355
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/2597355.html
最近更新
教材專著