【摘要】：隨著電子產(chǎn)品的性能的不斷提高,對存儲容量的性能的要求也不斷提高,SD卡以市場價格低、存儲容量大、數(shù)據(jù)傳輸速率高等優(yōu)點(diǎn)成被廣泛應(yīng)用于各種便攜式設(shè)備中。目前,SD卡主控模塊在功耗方面存在缺陷,沒有低功耗工作模式,模塊不工作時會造成不必要的能量浪費(fèi),這對低功耗提出了一定的要求。為了解決上述問題,有必要對SD卡主控模塊進(jìn)行低功耗設(shè)計。本文設(shè)計實現(xiàn)了SD卡主控模塊,通過分析影響主控模塊功耗的主要因素,在正常模式的基礎(chǔ)上提出三種低功耗模式,實現(xiàn)主控模塊的低功耗設(shè)計。主要工作和成果如下:1、根據(jù)SD卡主控模塊的工作流程,完成主控模塊的架構(gòu)設(shè)計。以ARM Cortex-MO微處理器為核心,以AMBA2.0總線為架構(gòu),設(shè)計集成了 DMA控制器、NandFlash控制器、中斷控制器以及SD控制器模塊以及外設(shè)模塊等。2、針對SD卡主控模塊,基于正常工作模式的基礎(chǔ)上提出了睡眠、深睡眠和待機(jī)模式三種低功耗工作模式。通過分析影響主控模塊功耗的子模塊以及不同的工作場景,提出三種低功耗工作模式。采用多電壓供電及門控電源技術(shù),將主控模塊劃分為PD1,PD2,PD3三個電源域,在不同模式下對這三個電源域采用不同的電源及電壓管理來降低功耗;采用門控時鐘技術(shù),對系統(tǒng)時鐘源及正常和睡眠模式下的外設(shè)模塊時鐘進(jìn)行門控降低時鐘引起的功耗;采用存儲器分塊訪問技術(shù)將SRAM分成8個子模塊,處于空閑狀態(tài)的子模塊由于只消耗著漏電功耗從而可以降低系統(tǒng)的存儲功耗。3、完成SD卡主控模塊的集成,并對其進(jìn)行功能仿真驗證以及功耗分析。搭建驗證平臺完成主控模塊的功能驗證,通過波形及數(shù)據(jù)傳輸結(jié)果可知,主控模塊能夠正常工作。通過PTPX工具對四種工作模式進(jìn)行功耗分析,分析結(jié)果表明,在40MHz的頻率下,在睡眠模式下的總功耗比正常模式的總功耗下降了 27.3%;深睡眠模式下的總功耗比正常模式的總功耗下降67.2%;待機(jī)模式下的總共耗比正常模式的總功耗下降91.2%。
【圖文】：

2.1 CMOS 集成電路功耗來源CMOS 電路中主要有兩種功耗來源，分別是靜態(tài)功耗和動態(tài)功耗【28】。動態(tài)功耗是指芯片處于活動狀態(tài)時所消耗的功耗，，在 CMOS 電路中，可以分為開關(guān)功耗和內(nèi)部功耗，開關(guān)功耗是指對輸出電容進(jìn)行充電和放電所需的功耗【29】，內(nèi)部功耗是指輸入翻轉(zhuǎn)時，PMOS 管和 NMOS 管同時導(dǎo)通的瞬間電流所形成的功耗【30】。靜態(tài)功耗是指電路在不工作只有供電的情況時，晶體管中漏電流造成的功耗【31】。2.1.1 動態(tài)功耗動態(tài)功耗主要包括兩個部分，分別是充放電電容引起的開關(guān)功耗switchP 和直接通路電流引起的內(nèi)部功耗shortP【32】。對于開關(guān)功耗switchP ，圖 2-1 為開關(guān)功耗的示意圖，分別為反相器輸出端從低電平轉(zhuǎn)換到高電平時通過 PMOS 管充入的電容負(fù)載和反相器輸出端從高電平轉(zhuǎn)換到低電平時通過 NMOS 管放出相同的電容負(fù)載【33】。

2 0 0i ( )outVDD DD DD L L DD out L DDdvt V dt V C dt C V dv C Vdt 20 0 ( )2DDVout L DDDD out DD L out L out outdv C Vt v dt V C v dt C v dvdt 2)可以看出【34】，在低電平到高電平翻轉(zhuǎn)期間負(fù)載電容LC電荷需要從電源中獲得2L DDC V 焦耳的能量，其中只有12這意味著由電源提供的能量只有一半存儲在負(fù)載電容中個開關(guān)周期中都需要消耗一個固定數(shù)量的能量，即L DC V件的開關(guān)頻率，如果這個門每秒通斷0 1f 次，則功耗等2switch L DD0 1P C V f 代表消耗能量的翻轉(zhuǎn)的頻率。路電流引起的內(nèi)部功耗shortP ，圖 2-2 為內(nèi)部功耗示意圖
【學(xué)位授予單位】：西安理工大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2018
【分類號】：TP333

【參考文獻(xiàn)】

相關(guān)期刊論文 前8條

1 劉劍婷;林平分;;65納米工藝下邏輯綜合階段的低功耗策略[J];中國集成電路;2012年04期

2 唐磊;洪傳榮;朱廣信;徐紅;常麗萍;;基于FPGA的SD卡控制器設(shè)計[J];電聲技術(shù);2011年03期

3 Frederic Rivoallon;;采用智能時鐘門控技術(shù)降低動態(tài)開關(guān)功耗[J];中國電子商情(基礎(chǔ)電子);2010年09期

4 王洪濤;王茺;胡偉達(dá);楊洲;熊飛;楊宇;;短溝道n-MOSFET亞閾值電流模擬計算分析[J];功能材料與器件學(xué)報;2010年04期

5 劉平;喬永輝;焦彥明;;MOSFET輸入電容對功放驅(qū)動電路的影響[J];通信技術(shù);2009年09期

6 梁允萍;章成e

本文編號：2595733