【摘要】：USB技術(shù)的出現(xiàn)幾乎統(tǒng)一了所有外圍設(shè)備的接口市場(chǎng),現(xiàn)今的各種外設(shè)包括從低速到高速的設(shè)備都會(huì)提供其USB接口的版本,而2008年年末USB3.0協(xié)議的推出更是掀起了USB外設(shè)市場(chǎng)的又一個(gè)春天。 本文針對(duì)USB2.0協(xié)議,給出了硬件電路與MCU固件相結(jié)合的設(shè)計(jì)理念。首先從USB設(shè)備功能的角度分析了USB2.0協(xié)議的總線結(jié)構(gòu)、電氣物理特性、設(shè)備枚舉過(guò)程和四種USB傳輸方式并簡(jiǎn)單介紹了UTMI協(xié)議的作用及其意義。隨后在此基礎(chǔ)上根據(jù)USB設(shè)備接口的特性提出了四大模塊的劃分,將系統(tǒng)劃分為MCU及其接口模塊、USB設(shè)備和協(xié)議控制器模塊、端點(diǎn)存儲(chǔ)單元模塊、UTMI及其接口模塊。并在Synopsys IP的支持下設(shè)計(jì)和優(yōu)化了MCU模塊與USB設(shè)備和協(xié)議控制器模塊,用VerilogHDL語(yǔ)言重點(diǎn)完成了端點(diǎn)存儲(chǔ)管理單元模塊和MCU接口模塊的RTL級(jí)設(shè)計(jì),此外采用了CYPRESS的CY7C68000作為整個(gè)USB設(shè)備端的高速物理收發(fā)芯片,并在此基礎(chǔ)上繪制了UTMI接口的PCB板,從而完成了USB2.0設(shè)備接口端整個(gè)硬件電路的設(shè)計(jì)與實(shí)現(xiàn)。 然后分析了USB設(shè)備接口端固件的工作原理與整體結(jié)構(gòu),依據(jù)固件程序的設(shè)計(jì)流程依次分析和實(shí)現(xiàn)了USB中斷處理程序,USB標(biāo)準(zhǔn)請(qǐng)求處理和描述符的返回實(shí)現(xiàn),并結(jié)合具體的HID類設(shè)備-鍵盤的固件程序重點(diǎn)介紹了HID類USB設(shè)備報(bào)告描述符的實(shí)現(xiàn)以及輸入輸出報(bào)告的返回細(xì)節(jié)。 最后利用USB主機(jī)和UTMI總線功能模型搭建了對(duì)USB設(shè)備和協(xié)議控制器的測(cè)試平臺(tái)并完成了Setup、IN、OUT三種傳輸方式以及異常和錯(cuò)誤情況的仿真測(cè)試。并最終在Altera的CycloneII FPGA上完成了USB設(shè)備接口芯片的實(shí)現(xiàn)。 最后的結(jié)果表明該設(shè)計(jì)能夠在預(yù)定的時(shí)鐘頻率下工作,完成了USB設(shè)備接口芯片的功能,對(duì)USB設(shè)備接口的SoC集成有著指導(dǎo)和借鑒意義。
【圖文】：

哈爾濱工業(yè)大學(xué)工學(xué)碩士學(xué)位論文主要是利用 MCU 的固件協(xié)助完成 USB 的控制傳輸即幫助完成對(duì) U枚舉過(guò)程，此外低速的中斷傳輸部分亦可以通過(guò) MCU 進(jìn)行很好而其它傳輸，特別是高速的等時(shí)傳輸與批量傳輸，其對(duì) USB 的傳輸頗高，顯然不能經(jīng)過(guò) MCU，而是通過(guò) DMA 傳輸方式在 USB 緩沖端點(diǎn)存儲(chǔ)管理單元中進(jìn)行數(shù)據(jù)交換的[27]。8051 的速度相比 USB2.0 定義的 480Mb/s 的速度顯然慢的很多，但只發(fā)生在 USB 設(shè)備與 USB 主機(jī)相連時(shí)的設(shè)備枚舉階段，其他傳輸工作，這一部分速度的降低對(duì)后續(xù)整個(gè) USB 系統(tǒng)的傳輸來(lái)說(shuō)幾乎微而如果 USB 設(shè)備接口芯片不使用 MCU 而是采用硬件電路來(lái)完成 U輸?shù)奶幚黼m然會(huì)明顯提高控制傳輸部分的傳輸速率但也會(huì)大大提高部分的開銷，提高整體電路的設(shè)計(jì)復(fù)雜性。圖 3-2 是 DW_8051ip 核的整體結(jié)構(gòu)框圖：

哈爾濱工業(yè)大學(xué)工學(xué)碩士學(xué)位論文最高時(shí)鐘頻率可以達(dá)到 120MHz。_8051 的最大特點(diǎn)就是它可以依據(jù)需要進(jìn)行自由配置，用戶可以中斷是標(biāo)準(zhǔn)的 6 中斷源還是加了外加中斷的總共 13 個(gè)中斷源， RAM 為標(biāo)準(zhǔn)的 128B 或者擴(kuò)展的 256B，此外，用戶還能選否集成有串口且串口的數(shù)量可以從 1 至 3 個(gè)不等，，并且選擇是否 兩定時(shí)/計(jì)數(shù)器的基礎(chǔ)上外加一個(gè)定時(shí)/計(jì)數(shù)器 Timer2[28]。DW性大大加強(qiáng)了該核的自由度與應(yīng)用匹配性同時(shí)也使其移植性有。_8051 的其他特點(diǎn)有：8 位的數(shù)據(jù)線和 16 位的地址線，高達(dá) 64部 RAM，以及豐富的外部 SFR 讓用戶根據(jù)自己的需要進(jìn)行自B 設(shè)備控制器模塊
【學(xué)位授予單位】：哈爾濱工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2011
【分類號(hào)】：TP334.7;TN791

【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前2條

1 游俊;基于FPGA的USB設(shè)備接口設(shè)計(jì)[D];西南交通大學(xué);2012年

2 武曉棟;基于FPGA的可重構(gòu)多總線通信單元設(shè)計(jì)[D];中北大學(xué);2013年

本文編號(hào)：2593054