【摘要】： 隨著半導體工藝不斷等比例縮小,嵌入式存儲器在SoC中所占的比重將逐漸增加。到2010年,大約90%的晶圓面積都將被不同功能的存儲器所占據。靜態(tài)隨機存取存儲器(SRAM)由于高集成度、高速、低功耗以及與邏輯制造工藝良好兼容的特點,使其成為SoC中不可或缺的一個部分。近年來,便攜式設備的流行和高性能處理器的需要,對SRAM的性能提出了更高的要求,高速和低功耗設計正成為SRAM設計的主流方向。 本文首先對國內外嵌入式SRAM存儲器的發(fā)展背景進行綜述,在對存儲單元和基本外圍電路工作原理研究的基礎上,以TSMC90nm工藝為標準,為SST公司TT240芯片設計了一塊1.5Kx32的嵌入式SRAM存儲器。在設計過程中,利用分割字線技術和分割位線技術將SRAM分成多個存儲陣列塊,采用Tracking單元的機制,模擬位線和字線上的負載,通過增加行陣列和列陣列,并采用位線反饋回路的方式,產生全局控制信號。并且采用了帶預充機制的鎖存型敏感放大器和分級的譯碼電路,以提高系統(tǒng)工作性能。在版圖方面,提出了90nm及以下工藝采用的新型SRAM存儲單元版圖,并通過優(yōu)化結構和共享方式,減小了版圖的面積。此外,針對TT240的數(shù)據安全性要求,將外部電源和存儲單元電源分開,通過控制拉低存儲單元電壓擦除所有數(shù)據。 基于以上技術,完成了電路和版圖設計,并在測試芯片上進行投片,測試結果工作正常符合要求。設計標準(Spec)定義,存儲器工作電壓范圍1.20V-1.32V,工作頻率50MHz,最大讀寫操作平均電流為2mA,最大讀取時間7ns。實現(xiàn)了高速低功耗的設計目標。
【學位授予單位】：復旦大學
【學位級別】：碩士
【學位授予年份】：2010
【分類號】：TP333

【引證文獻】

相關碩士學位論文 前2條

1 余群齡;基于65納米SRAM的高速靈敏放大器的設計與實現(xiàn)[D];安徽大學;2012年

2 李陽;嵌入式SRAM編譯器的設計[D];電子科技大學;2012年

，

本文編號：2590057