【摘要】： 本文分析了現(xiàn)有的數(shù)據(jù)記錄系統(tǒng)，設(shè)計(jì)了以可編程芯片為記錄控制器及接口控制器、以IDE硬盤為存儲(chǔ)介質(zhì)的無主機(jī)數(shù)據(jù)記錄系統(tǒng)，具有記錄速度快、容量大、適應(yīng)性強(qiáng)、成本低的特點(diǎn)。 論文首先對(duì)比不同結(jié)構(gòu)的數(shù)據(jù)記錄系統(tǒng)，根據(jù)本記錄系統(tǒng)對(duì)速度，，靈活性及成本的要求采用FPGA和IDE硬盤的系統(tǒng)結(jié)構(gòu)。又對(duì)ATA接口標(biāo)準(zhǔn)及IDE硬盤進(jìn)行了深入研究，采用ATA接口協(xié)議中的Ultra DMA模式4，在接口標(biāo)準(zhǔn)的基礎(chǔ)上對(duì)控制器的功能進(jìn)行模塊劃分與頂層級(jí)聯(lián)，并對(duì)各功能模塊的設(shè)計(jì)進(jìn)行了詳細(xì)闡述。所設(shè)計(jì)的VHDL代碼經(jīng)過編譯、綜合、布局布線及仿真驗(yàn)證，在FPGA內(nèi)部以100MHz的時(shí)鐘工作下，可以達(dá)到66.6MByte／s的突發(fā)數(shù)據(jù)傳輸速率，滿足Ultra DMA模式4的要求，驗(yàn)證結(jié)果表明了設(shè)計(jì)的可行性。在軟件設(shè)計(jì)的基礎(chǔ)上，進(jìn)行了硬件設(shè)計(jì)，選擇具有低功耗、低成本、高性能的FPGA芯片(Altera公司的EP1C6Q240C8)設(shè)計(jì)記錄控制器，選擇FIFO(IDT公司的IDT72V295L10)作為數(shù)據(jù)緩存，其它部分的硬件電路包括電源模塊、復(fù)位模塊、時(shí)鐘模塊、FPGA配置模塊、與IDE硬盤的接口模塊。 本文所論述的工作對(duì)日后高速數(shù)據(jù)記錄系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)具有重要的鋪墊作用。最后對(duì)所做工作進(jìn)行了總結(jié)，并對(duì)下一步工作提出了有益的建議。
【學(xué)位授予單位】：中國(guó)科學(xué)院研究生院（西安光學(xué)精密機(jī)械研究所）
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2007
【分類號(hào)】：TP274

【引證文獻(xiàn)】

相關(guān)期刊論文 前1條

1 李莉;;基于FPGA的多位格雷碼計(jì)數(shù)器[J];科學(xué)技術(shù)與工程;2009年23期

相關(guān)碩士學(xué)位論文 前5條

1 楊晴宇;大幅面航攝儀高速海量數(shù)據(jù)傳輸及存儲(chǔ)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];北京郵電大學(xué);2011年

2 朱寶峰;高速數(shù)據(jù)記錄及無線傳輸系統(tǒng)的研究[D];哈爾濱工業(yè)大學(xué);2010年

3 王鼎;基于SOPC的脈沖信號(hào)發(fā)生器的研究與開發(fā)[D];華北電力大學(xué)（河北）;2009年

4 于祥鳳;基于FPGA的高速數(shù)據(jù)存儲(chǔ)系統(tǒng)[D];中國(guó)科學(xué)院研究生院（西安光學(xué)精密機(jī)械研究所）;2009年

5 周雙喜;基于FPGA的高速數(shù)據(jù)記錄系統(tǒng)的研究[D];電子科技大學(xué);2010年

本文編號(hào)：2588829