【摘要】：由于相比于單核處理器具有更高的性能,相比于專用集成電路具有更大范圍的通用性和靈活性,多核處理器系統(tǒng)已經(jīng)逐步成為近年來處理器市場的主流發(fā)展趨勢。從最初的個人電腦領(lǐng)域到目前競爭日趨激烈的便攜電子設(shè)備市場,雙核處理器、四核處理器已被普遍應(yīng)用。然而根據(jù)嵌入式電子設(shè)備的應(yīng)用特點,高處理性能和低能量消耗成為產(chǎn)業(yè)界中各個處理器生產(chǎn)廠商共同追求的目標,同時也是學術(shù)界的研究熱點。和傳統(tǒng)處理器目標一致的是,多核處理器依然追求單個處理單元的計算效率。和傳統(tǒng)單核處理器不同的是,多核處理器需要根據(jù)應(yīng)用的特點將程序分配到不同的處理核心,然后不同核心間需要進行數(shù)據(jù)共享和同步,因此核間通信結(jié)構(gòu)和模塊也是影響多核處理器性能的決定性因素。雖然目前已經(jīng)有很多優(yōu)秀的多核處理器研究成果,不過由于其系統(tǒng)的復雜性和應(yīng)用環(huán)境的多樣性,并沒有一個最優(yōu)的或者統(tǒng)一的體系架構(gòu)占據(jù)市場的主導地位,這也就意味著仍然有許多內(nèi)容和方向值得研究和探索。 本文旨在針對通信和多媒體應(yīng)用領(lǐng)域,在分析和借鑒已有的優(yōu)秀多核處理器架構(gòu)基礎(chǔ)上,提出用以提高系統(tǒng)性能和功耗效率的運算和通信模塊的設(shè)計方法。論文主要內(nèi)容包括已流片完成的第一版多核處理器中運算模塊的設(shè)計和應(yīng)用在第二版處理器中的可執(zhí)行運算陣列,以及多核處理器核間通訊機制的設(shè)計,還包括在TSMC65nm工藝下使用先進的高速低功耗后端設(shè)計流程。具體內(nèi)容如下： (1) SIMD運算單元與可執(zhí)行運算陣列 本論文在一款以MIPS324KE作為設(shè)計參考并部分兼容MIPS32指令集的RISC單核處理器下,對其中的運算單元(包括MDU,ALU,Shifter)進行操作模式的擴展并增加相對應(yīng)操作指令,利用其數(shù)據(jù)并行性來提升數(shù)據(jù)處理的效率,達到提高性能和降低功耗的目的。 另外針對第一版多核處理器中對通信和多媒體應(yīng)用中特定計算效率不足的問題,在第二版處理器的設(shè)計中,以H.264和LTE為主要參考對象,對程序進行分析,提取出特定的加速單元構(gòu)成一個網(wǎng)絡(luò)陣列,在不同的程序運行之前對其進行不同的配置,明顯提高其運算效率。 (2)可配置寄存器文件及FIFO映射核間通信機制 在本文中,對傳統(tǒng)寄存器文件做了擴展,采用了以寄存器組為單位的可配置寄存器文件,這樣做的好處是為應(yīng)用程序增大了數(shù)據(jù)暫存的空間,減少了寄存器文件和數(shù)據(jù)存儲器之間存取訪問帶來的功耗。 另外在核間通訊方面,本文采用基于二維網(wǎng)格的數(shù)據(jù)通信(message-passing)方式,對于處理器與片上網(wǎng)絡(luò)通信的FIFO,在原有的存儲器映射機制基礎(chǔ)上,增加了通過配置的方式映射到存儲器文件地址空間的通信方式,這樣處理器的計算結(jié)果就可以直接發(fā)送到消費端處理器而無需先暫存于寄存器文件或存儲器內(nèi),是提高通信效率的一種簡單有效的設(shè)計方法。 (3) TSMC65nm工藝下的高性能低功耗后端流程設(shè)計 在總結(jié)處理器前端設(shè)計中利用SIMD架構(gòu),可配置寄存器和兩種門控時鐘技術(shù)提升處理器性能降低功耗外,在芯片的后端設(shè)計方面,探討了利用TSMC65nm工藝提供的多種標準單元庫以及工具所支持的多閾值設(shè)計流程對性能和功耗的優(yōu)化技術(shù)。
【學位授予單位】：復旦大學
【學位級別】：碩士
【學位授予年份】：2012
【分類號】：TP332

【參考文獻】

相關(guān)期刊論文 前2條

1 李曉潮;焦李成;洪新華;盧瀟;;基于嵌入式SIMD處理器的音頻解碼優(yōu)化[J];計算機工程;2009年01期

2 權(quán)衡;肖瑞瑾;歐鵬;尤凱迪;黃貝;虞志益;;基于65nm工藝的高性能低功耗處理器設(shè)計[J];計算機工程;2012年19期

相關(guān)碩士學位論文 前1條

1 尤凱迪;高性能低功耗多核處理器研究[D];復旦大學;2011年

，

本文編號：2580552