發(fā)布時間：2017-03-20 16:03

  本文關鍵詞：基于混合糾錯碼的可容錯性高速緩存研究，由筆耕文化傳播整理發(fā)布。

【摘要】：較低的運行功耗是微處理器最重要的設計需求之一,而降低供電電壓作為降低功耗最為有效的方法之一已經被廣泛應用,但是隨之產生的可靠性問題卻越來越凸顯。作為占據處理器絕大部分面積又決定著處理器供電電壓能否持續(xù)降低的高速緩存,它的可靠性問題已經成為處理器低功耗設計的難點和關鍵點。業(yè)界對低電壓下Cache的可靠性問題已經進行了深入的探索,本文在此基礎上展開研究,主要內容和創(chuàng)新點歸納如下： 1.故障建模及基于故障注入的模擬器實現。通過對高速緩存的故障類型及其產生機理進行深入的研究分析,為本文實驗故障進行建模。并通過研究分析各類故障注入技術優(yōu)缺點,同時結合本文實際,設計實現了基于故障注入的CK-CPU模擬器并驗證。 2.基于混合糾錯碼的可容錯性Cache研究�；谂K數據正確性必須由CPU處理器保證,而干凈數據可由片外恢復的數據特征,提出了一種基于混合糾錯碼的可容錯性Cache結構。該結構將Cache分為多比特糾錯碼保護區(qū)域(MECC區(qū)域)和單比特糾錯碼保護區(qū)域(SECC區(qū)域),通過對替換策略和寫命中SECC區(qū)的特殊處理,保證臟數據總存儲于MECC區(qū)域而得到較強保護�；贓EMBC測試基準的實驗結果表明,其與該領域最新研究VS-ECC-FIXED相比,降低了23.6%的糾錯碼存儲信息量,性能提高5.9%,對低功耗Cache設計有重要的參考意義。
【關鍵詞】：可容錯性 高速緩存 糾錯碼 硬錯誤 軟錯誤
【學位授予單位】：浙江大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TP332
【目錄】：

• 致謝4-5
• 摘要5-6
• Abstract6-7
• 圖目錄7-8
• 表目錄8-9
• 目錄9-11
• 1 緒論11-30
• 1.1 研究背景與意義11-12
• 1.2 可容錯性高速緩存概述12-20
• 1.2.1 高速緩存簡介12-16
• 1.2.2 高速緩存可靠性問題16-17
• 1.2.3 容錯性高速緩存介紹17-20
• 1.3 可容錯性高速緩存的研究現狀20-26
• 1.3.1 電路層面研究現狀20-22
• 1.3.2 體系結構層面研究現狀22-26
• 1.4 論文研究基礎26-27
• 1.5 論文研究內容和組織框架27-30
• 2 故障建模及故障注入模擬器實現30-51
• 2.1 故障模型研究及建模30-38
• 2.1.1 故障模型研究30-37
• 2.1.2 實驗故障建模37-38
• 2.2 基于故障注入的CK-CPU模擬器實現38-49
• 2.2.1 CK-CPU模擬器設計39-42
• 2.2.2 故障注入技術分析42-44
• 2.2.3 故障注入點44-45
• 2.2.4 故障注入實現45-47
• 2.2.5 實驗與分析47-49
• 2.3 本章小結49-51
• 3 基于混合糾錯碼的可容錯性CACHE研究51-68
• 3.1 基于混合糾錯碼的可容錯性CACHE設計51-60
• 3.1.1 Cache基本結構52-53
• 3.1.2 新型替換策略53-54
• 3.1.3 寫命中SECC區(qū)域處理54-55
• 3.1.4 基于BCH碼的糾錯設計55-57
• 3.1.5 Cache工作原理57-60
• 3.2 理論與實驗分析60-67
• 3.2.1 可靠性62-63
• 3.2.2 面積63-64
• 3.2.3 性能64-67
• 3.3 本章小結67-68
• 4 總結與展望68-70
• 4.1 論文工作總結68-69
• 4.2 論文的局限與展望69-70
• 參考文獻70-74
• 作者簡歷及在校期間取得的科研成果74

【參考文獻】

中國期刊全文數據庫 前2條

1 王長河;單粒子效應對衛(wèi)星空間運行可靠性影響[J];半導體情報;1998年01期

2 劉必慰;陳書明;汪東;;先進微處理器體系結構及其發(fā)展趨勢[J];計算機應用研究;2007年03期

中國博士學位論文全文數據庫 前1條

1 葛海通;32位高性能嵌入式CPU及平臺研發(fā)[D];浙江大學;2009年

  本文關鍵詞：基于混合糾錯碼的可容錯性高速緩存研究，由筆耕文化傳播整理發(fā)布。

，

本文編號：258030