【摘要】：YHFT-DX微處理器是一款高性能微處理器,其內核設計目標為800MHz。隨著處理器主頻的不斷提高,半定制設計已不能滿足設計目標,為了提高芯片性能,縮短設計周期,DX微處理器采用半定制/全定制混合的設計方法。對于處理器中的關鍵部件如運算部件寄存器文件和內部Cache均采用全定制設計的方法,其余部分采用半定制設計。 為了將全定制設計的模塊順利融入到半定制設計流程中,需要為全定制的模塊建立時序模型。目前尚未有EDA工具支持全定制設計的時序建模技術,其主要依靠手工方式提取模塊的特征參數(shù)。針對這些復雜的全定制設計模塊,本文對深亞微米工藝條件下的時序建模方法進行了研究,并結合實踐開發(fā)了具有自動化程度高、通用性強、可擴展強和智能化等特點的自動建模工具,提高了全定制設計時序建模的效率和準確率。本文在對指定延時塊和SDF文件深入研究的基礎上,完成了全定制模塊指定延時塊的描述工作,在邏輯網表中實現(xiàn)了模塊時序信息的反標,根據反標后電路中單元和互聯(lián)線的實際延時信息實現(xiàn)了精確的邏輯模擬,進而驗證了DX微處理器的功能和性能。通過編寫的程序實現(xiàn)了邏輯網表指定延時塊的自動描述,進一步提高了工作效率。 本文的主要工作有：1、針對組合邏輯宏模塊提出了通用性較強的自動時序建模方法,該方法適合任何組合邏輯宏模塊的時序建模；2、在組合邏輯宏模塊時序建模方法的基礎上,提出了時序邏輯宏模塊自動時序建模的方法；3、針對全定制設計宏模塊結構復雜、端口多的特點,通過程序自動完成全定制宏模塊邏輯網表中指定延時塊的描述。
【學位授予單位】：國防科學技術大學
【學位級別】：碩士
【學位授予年份】：2012
【分類號】：TP332;TN402

【參考文獻】

相關期刊論文 前1條

1 簡貴胄,葛寧,馮重熙;靜態(tài)時序分析方法的基本原理和應用[J];計算機工程與應用;2002年14期

，

本文編號：2566239