【摘要】：NAND閃存目前在電子產(chǎn)品中廣泛使用。但是，NAND閃存容易出現(xiàn)存儲錯誤，特別是隨著工藝的進步和多位技術（MLC）的采用，閃存存儲密度大幅度增加，誤碼率也急劇提高。如何提高NAND閃存的可靠性，降低高誤碼率，成為一個重要的研究熱點。LDPC碼因其優(yōu)異的性能和強大的糾錯能力而開始被用于NAND閃存。NAND閃存大容量、低成本的要求以及誤碼率高的特點，要求LDPC碼為高碼率的長碼，且具有高性能和低復雜度；同時，閃存高速的數(shù)據(jù)交換要求LDPC碼可快速編碼。因此，構(gòu)造可快速編碼且高性能的高碼率LDPC碼，以及設計收斂快速、復雜度低的譯碼算法，具有重要的意義。 本文研究用于NAND閃存的LDPC碼構(gòu)造方法。提出了一種可快速編碼的高性能準循環(huán)LDPC碼構(gòu)造方法。該方法在構(gòu)造右半部分矩陣時采用了準雙對角線結(jié)構(gòu)，從而實現(xiàn)快速的系統(tǒng)編碼；構(gòu)造左半部分矩陣時，設計了一種優(yōu)化計算量的六環(huán)消去算法，從而實現(xiàn)高效的短環(huán)消除，大幅度減少了構(gòu)造高碼率LDPC長碼的計算量。仿真表明，與現(xiàn)有用于NAND閃存的(69615,66897)EG-LDPC碼相比，本文構(gòu)造的(34085,32481)QC-LDPC碼以更短的碼長取得了更好的性能，提高大約0.5dB。 在譯碼方面，本文提出一種改進節(jié)點迭代順序的Improved SBP (ISBP)算法。該算法相比SBP算法提高了性能；降低了譯碼計算量；加快了收斂速度，平均迭代次數(shù)降為BP算法一半。融合改進算法與歸一化最小和算法，提出一種改進的Shuffled最小和譯碼算法。該算法同時具備ISBP算法收斂快速、性能優(yōu)良的特點以及歸一化最小和算法較低的譯碼復雜度。仿真結(jié)果驗證了這一結(jié)論。
【圖文】：

NAND 閃存的大容量、誤碼率高、低成本的特點、長碼、高性能和低復雜度的要求。因此，構(gòu)造新的適用于閃譯碼算法具有重要的意義。課題的研究背景和意義，接著闡述 NAND 閃存糾錯技術的的主要研究內(nèi)容和結(jié)構(gòu)安排。背景和意義具備高存儲密度，廣泛應用于各種移動電子設備中。據(jù)調(diào) 1 月的調(diào)查結(jié)果，手機、閃存卡、固態(tài)硬盤、U 盤、平板電目前全球?qū)?NAND 閃存芯片需求量最高的 6 類產(chǎn)品。近年等電子產(chǎn)品逐漸普及，NAND 閃存市場快速增長，并將持度報道對全球 NAND 閃存市場的收入進行了統(tǒng)計和預測[2]

在AWGN信道下，采用對數(shù)域BP譯碼，最大迭代次數(shù)為50，將上述SFT-QC-LDPC碼(999,888)，與具有相同碼長、碼率、列重的Mackay隨機LDPC碼(999,888)進行比較，性能仿真曲線如圖3-1所示。圖3-1 可快速編碼的SFT-QC-LDPC碼、原SFT-QC-LDPC碼、Mackay碼性能比較從圖3-1可以看出，對于高碼率的LDPC碼，本文設計的pH 結(jié)構(gòu)在保證快速系統(tǒng)編碼的同時，能夠保持原無四環(huán)SFT-QC-LDPC碼接近隨機碼的優(yōu)良性能。3.3.21H 的構(gòu)造方法——一種優(yōu)化計算量的六環(huán)消去算法由于 為準雙對角線結(jié)構(gòu)，在列重大于 3 時內(nèi)部必然不存在六環(huán)，因此消去六環(huán)的關鍵在于 的構(gòu)造。由于消去六環(huán)過程中可能引入新的四環(huán)，，因此消去六環(huán)的過程包含了對四環(huán)的消去。目前大多數(shù)六環(huán)消去算法，都采用了逐次搜索四環(huán)、六環(huán)甚至八環(huán)
【學位授予單位】：華南理工大學
【學位級別】：碩士
【學位授予年份】：2013
【分類號】：TP333;TN911.22

【參考文獻】

相關期刊論文 前1條

1 肖揚;徐丹;;準循環(huán)LDPC好碼設計[J];系統(tǒng)工程與電子技術;2009年05期

本文編號：2562112