【摘要】：本論文完成了8051IP CORE的設計，采用verilog硬件描述語言設計。并在Altera公司的Cyclone II系列FPGA上通過驗證。主要研究CPU相關的設計思想及實現(xiàn)和IP Core的集成方法。論文介紹了單片機和可編程邏輯器件的發(fā)展歷程。同時也介紹了FPGA的設計流程中的一些原理和概念。 本文設計的8051IP Core和Intel公司的51系列單片機有相同的指令集，即匯編指令對應的機器碼相同。因為現(xiàn)有的51系列單片機的開發(fā)環(huán)境比較成熟，如Keil，所以設計和51系列單片機兼容的指令集，可以使用現(xiàn)有的開發(fā)環(huán)境，增強使用的廣泛性和減少工作量。本文的8051IP Core不包含51系列單片機中的定時器和串口外設，但包含有外部中斷控制器帶兩級優(yōu)先級控制。程序存儲器和數(shù)據(jù)存儲器是外擴的，實際應用中可接高速存儲器，如DDR控制器，來提高CPU的指令和數(shù)據(jù)的吞吐速率。在設計8051IP Core沒有按照51系列單片機的一個機器周期包含12個時鐘周期。而是按指令的執(zhí)行階段劃分，一個階段對應一個時鐘周期。這樣大大提高了指令的吞吐速率。 本文首先介紹了項目使用到的相關技術和背景，接著對單片機和可編程邏輯器件的發(fā)展歷程及8051IP Core的功能特點和基本構成作了簡介，然后敘述了8051IP Core的詳細設計，緊接這介紹了系統(tǒng)測試的相關技術和方法。本文最后總結了項目的成果和尚待改進的地方。
【圖文】：

第四章 系統(tǒng)測試 59 4.3 TestBench 平臺測試小結 4.3.1 TestBench 測試平臺的運行在完成了測試平臺的編寫工作后，接下來就是運行平臺開始測試。為了測試文件及結果的管理方便，首先建立一個測試的工作目錄結構如下圖所示：圖中 DLL 文件夾存放編譯生成的參考模型文件，DOC 文件夾存放文檔說明，

文件及結果的管理方便，首先建立一個測試的工作目錄結構如下圖所示：圖中 DLL 文件夾存放編譯生成的參考模型文件，DOC 文件夾存放文檔說明， Keil 文件夾存放匯編程序工程文件，Log 文件夾存放測試打印的日志文件，src 文件夾存放測試模塊的源碼，syn 存放綜合工程文件，，vc_project 文件夾存放參考模型的 VC 工程文件，wave 文件夾存放仿真波形文件，work 文件夾存放仿真的工程庫，最后一個批處理文件 start modelsim.bat，用來啟動 TestBench 測試平臺。在啟動了測試的批處理文件后，顯示如下圖：圖 4.6 工作目錄結構
【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2013
【分類號】：TP368.1

【參考文獻】

相關期刊論文 前2條

1 李哲英,駱麗;SOC與單片機應用技術的發(fā)展[J];單片機與嵌入式系統(tǒng)應用;2001年02期

2 李麗,高明倫,張多利,程作仁;8位RISC微控制器IP軟核的設計[J];微電子學與計算機;2001年03期

本文編號：2558349