【摘要】：高性能處理器的多核化和So C(system on chip)集成化發(fā)展趨勢,使得處理器芯片設(shè)計復(fù)雜度和規(guī)模成倍增長,平面式的模擬驗證環(huán)境在消耗大量機(jī)器資源的同時模擬速度急劇下降,嚴(yán)重影響模擬驗證效率,而當(dāng)前模擬驗證仍是處理器驗證中最廣泛的驗證手段.為提高模擬驗證效率,必須建立高效的處理器模擬環(huán)境.根據(jù)高性能處理器架構(gòu)特點(diǎn),基于可重用驗證組件開發(fā)思想,建立層次化可重用的處理器模擬驗證環(huán)境,可有效解決高性能處理器模擬驗證中內(nèi)存消耗大、模擬速度慢、驗證效率低等問題.這種環(huán)境創(chuàng)建方法可以縮短環(huán)境創(chuàng)建和調(diào)試周期,減少環(huán)境自身錯誤,有利于不同處理器驗證環(huán)境的可重用.

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 李明仁,李思],陳福接;一個GA、MCA設(shè)計的模擬驗證環(huán)境[J];計算機(jī)學(xué)報;1991年05期

2 ;[J];;年期

3 ;[J];;年期

4 ;[J];;年期

5 ;[J];;年期

6 ;[J];;年期

7 ;[J];;年期

8 ;[J];;年期

9 ;[J];;年期

10 ;[J];;年期

，

本文編號：2558055