【摘要】：為滿足日益增長的LTE無線基站和高清視頻等計(jì)算密集型流媒體應(yīng)用對數(shù)字信號處理器越來越高計(jì)算能力的需求，向量并行處理和多核等先進(jìn)微處理器技術(shù)在高性能DSP上被普遍采用，并成為其未來發(fā)展的趨勢。 在擁有豐富外設(shè)的高性能DSP中，外設(shè)與各存儲器間存在的大量數(shù)據(jù)交換一般由EDMA部件完成，作為高性能DSP上各個(gè)部件間重要的數(shù)據(jù)通信樞紐，其性能直接影響著芯片的通信帶寬和數(shù)據(jù)的處理性能。因此需要為EDMA設(shè)計(jì)面向不同外設(shè)的專用數(shù)據(jù)接口，以滿足數(shù)據(jù)傳輸帶寬需求，發(fā)揮高性能DSP的數(shù)據(jù)處理能力。 YHFT-QMBase是國防科學(xué)技術(shù)大學(xué)自主研制的面向軟基站的自主知識產(chǎn)權(quán)高性能多核DSP，片內(nèi)集成4個(gè)同構(gòu)DSP單核，本文從YHFT-QMBase的設(shè)計(jì)需求出發(fā)，針對其單核的EDMA接口展開研究和設(shè)計(jì)，，提出并設(shè)計(jì)實(shí)現(xiàn)了向量重整理緩沖器（VRB）、AXI協(xié)議轉(zhuǎn)換和Qlink事務(wù)轉(zhuǎn)換等三個(gè)專用接口。 YHFT-QMBase的單核采用多寬度SIMD技術(shù)，內(nèi)部集成了16個(gè)向量處理單元和高帶寬的向量存儲器（VM），為解決EDMA與VM數(shù)據(jù)帶寬不匹配造成的VM帶寬浪費(fèi)、向量訪存沖突增加等問題，本文利用EDMA訪問VM的局部性原理，在EDMA和VM之間設(shè)計(jì)了VRB，緩存地址連續(xù)的訪問數(shù)據(jù)，有效降低了EDMA對VM的訪存次數(shù)，從而減少了和VPU訪問VM的沖突，提高了向量運(yùn)算的執(zhí)行效率。 YHFT-QMBase片內(nèi)集成了帶AXI協(xié)議的外設(shè)部件，為完成其和DSP內(nèi)核之間的數(shù)據(jù)傳輸，本文為EDMA設(shè)計(jì)了AXI協(xié)議轉(zhuǎn)換接口以完成通信協(xié)議轉(zhuǎn)換，實(shí)現(xiàn)了數(shù)據(jù)打包解包和異步時(shí)鐘對接，解決了AXI外設(shè)與內(nèi)核間不同的總線帶寬和時(shí)鐘頻率下數(shù)據(jù)可靠傳輸?shù)膯栴}。 最后該EDMA還針對YHFT-QMBase中完成多核快速互連功能的Qlink部件設(shè)計(jì)了Qlink事務(wù)轉(zhuǎn)換接口，該接口通過增加二維數(shù)據(jù)傳輸、預(yù)取讀和緩沖寫等技術(shù)減少和隱藏了數(shù)據(jù)傳輸時(shí)延。 目前YHFT-QMBase已成功投片，前期的邏輯驗(yàn)證和后期的芯片測試表明，所設(shè)計(jì)的EDMA接口功能正確，在EDMA和VPU訪問VM存在沖突時(shí)，使用VRB可以減少92%的訪問沖突；AXI協(xié)議轉(zhuǎn)換接口滿足了RapidIO外設(shè)接口以最高傳輸速率3.125Gbps和芯片存儲器之間的流暢通信；Qlink事務(wù)轉(zhuǎn)換接口減少了平均186拍事務(wù)切換延時(shí)。
【圖文】：

圖 1.1 QMBase 的一種應(yīng)用場景—LTE 無線通信系統(tǒng)基站基帶板系統(tǒng)MBase 采用 65nm 工藝，在 500MHz 的工作頻率下，芯片的峰值處理能力可達(dá) 4PS、16GFMACS 以及 64GMACS，而功耗不足 9W，完全滿足上述 SDR 基帶，成功打破國外 3G/4G 高端無線通信基站等計(jì)算密集型的高性能 DSP 的技術(shù) QMBase 體系結(jié)構(gòu)圖 1.2 所示，YHFT-QMBase DSP 是由四個(gè)同構(gòu)的 YHFT-Matrix（以下簡稱 支持 Qlink 機(jī)制進(jìn)行四核大粒度的快速數(shù)據(jù)交互的交叉開關(guān)（XBar）和用 處理器進(jìn)行快速小粒度數(shù)據(jù)交互及同步控制的共享數(shù)據(jù)緩沖池(SDP)組成。Q通過增強(qiáng)型直接存儲器訪問(Enhance Direct Memory Access，以下簡稱 EDMlink 部件以及中間通路 XBar 來實(shí)現(xiàn)。了上述 4 個(gè)處理器核與負(fù)責(zé)四核數(shù)據(jù)交互和同步的 XBar 和 SDP 兩個(gè)核心數(shù)外，還有豐富的外設(shè)：1 個(gè) 16 根管腳的 GPIO、2 個(gè) RapidIO、ET 仿真和外(EMIF)等。 GPIO 的 16 個(gè)引腳可以通過軟件配置為輸入或者輸出模式，實(shí)現(xiàn)向內(nèi)核輸信號和監(jiān)視內(nèi)核的功能。

第 3 頁圖 1.2 YHFT-QMBase DSP 系統(tǒng)結(jié)構(gòu)示意圖 單核 Matrix 體系結(jié)構(gòu)如上圖 1.2 所示，Matrix 單核采用單指令流多數(shù)據(jù)流(SIMD)的并行向量計(jì)算機(jī)體系結(jié)構(gòu)。SPU 和 VPU 共用取指和派發(fā)部件。指令由取指部件從（異步靜態(tài)隨機(jī)存取存儲器）ASRAM 讀入 L1P 中，經(jīng)譯碼后，由派發(fā)部件根據(jù)指令類型（標(biāo)量或向量）分別派發(fā)至標(biāo)量執(zhí)行單元和向量執(zhí)行單元。SPU標(biāo)量執(zhí)行部件(SPU)則主要負(fù)責(zé)整個(gè) Matrix 核的中斷控制和多線程之間的切換等流水線的控制任務(wù)。中斷控制器可以響應(yīng) 28 個(gè)中斷源，并且每個(gè)中斷源的優(yōu)先級可以靈活配
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2012
【分類號】：TP332

【參考文獻(xiàn)】

相關(guān)期刊論文 前3條

1 王丹;許虎;;LTE系統(tǒng)中FFT的研究與DSP實(shí)現(xiàn)[J];電子技術(shù)應(yīng)用;2011年10期

2 陳發(fā)堂;王延雙;;LTE系統(tǒng)中混合基FFT算法分析與硬件實(shí)現(xiàn)[J];信息通信;2010年02期

3 喬建良,李鑒;DSP技術(shù)在移動通信中的應(yīng)用[J];信息技術(shù);2003年07期

本文編號：2556436