【摘要】：數(shù)字信號處理器是一種適合于數(shù)字信號處理的嵌入式微處理器，是數(shù)字信號處理的核心，隨著其在通信、多媒體、航天、雷達(dá)等高端領(lǐng)域的廣泛應(yīng)用，對DSP性能的需求也越來越高，研制高性能的DSP具有重要意義。 X-DSP是一款自主設(shè)計的高頻、高性能64位DSP，采用超長指令字體系結(jié)構(gòu)，哈佛總線結(jié)構(gòu)，主頻1.5GHz。本文主要涉及X-DSP的定點運算單元和向量歸約單元（VRDC）的設(shè)計與實現(xiàn)，其中定點運算單元包括定點算術(shù)邏輯單元（IALU）和定點除法器。 1、在IALU單元的設(shè)計過程中，分析了單元的設(shè)計需求，設(shè)計了IALU單元的相關(guān)指令。本文提出一種新型的SIMD64/32位稀疏樹/進(jìn)位選擇混合型加法器結(jié)構(gòu)，并以此為核心結(jié)合操作數(shù)隔離低功耗技術(shù)，完成了定點算術(shù)邏輯單元的設(shè)計與實現(xiàn)。 2、本文在基數(shù)-2RNS除法算法的基礎(chǔ)上，改進(jìn)提出了基數(shù)-16RNS除法算法，采用ASIC半定制設(shè)計方法實現(xiàn)了64位定點除法器。RNS算法的核心是將數(shù)據(jù)用冗余形式表示，將全加器的進(jìn)位鏈斷開，不會受位寬影響，這樣對于64位數(shù)據(jù)在計算中間余數(shù)時在速度上有很大優(yōu)勢。本文設(shè)計的除法器電路結(jié)構(gòu)簡單，占用資源較少，，穩(wěn)定性好，能快速完成定點除法運算。 3、以矩陣乘法為例闡述歸約操作的意義，并分別分析軟件實現(xiàn)和硬件實現(xiàn)時的執(zhí)行周期，對比結(jié)果說明硬件實現(xiàn)方式對數(shù)據(jù)處理有著明顯的加速作用，然后根據(jù)定點數(shù)據(jù)歸約單元的設(shè)計需求設(shè)計了歸約指令，整個歸約單元的實現(xiàn)分成三個模塊：歸約網(wǎng)絡(luò)樹、控制模塊和運算模塊。 4、本文研究了當(dāng)前集成電路設(shè)計中使用的驗證方法和驗證策略，在此基礎(chǔ)上分別在子模塊級、單元級和SPE/VPE級對所設(shè)計的單元進(jìn)行了詳細(xì)的功能驗證；綜合章節(jié)先是簡要介紹了綜合的策略，給出了各個單元的綜合結(jié)果并分析了關(guān)鍵路徑，其中IALU和歸約單元的時序符合X-DSP1.5GHz的設(shè)計需求，而除法器目前還處于預(yù)研優(yōu)化階段，本文的實現(xiàn)為下一步滿足時序要求打下了堅實的基礎(chǔ)。
【圖文】：

一般數(shù)（50） $random $random圖 5.4 是 SIMD64/32 加減法模塊中 64 位有符號加法指令驗證計劃中前 5 個數(shù)據(jù)的驗證波形，波形符合預(yù)期功能（Sum=Src1+Src2）。

圖 5.11 IALU 時序報告IALU 單元面積報告如圖 5.12 所示，單元面積（Cell Area）11449um2，線面積（Net Area）16306um2。
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2013
【分類號】：TP332

【參考文獻(xiàn)】

相關(guān)期刊論文 前4條

1 萬江華;劉勝;周鋒;王耀華;陳書明;;具有高效混洗模式存儲器的可編程混洗單元[J];國防科技大學(xué)學(xué)報;2011年06期

2 趙繼業(yè);楊旭;;納米級工藝對物理設(shè)計的影響[J];中國集成電路;2008年08期

3 黃秀蓀;葉青;仇玉林;;高速除法器設(shè)計及ASIC實現(xiàn)[J];微電子學(xué)與計算機(jī);2008年02期

4 宣淑巍;李曉江;馬成炎;;一種基于循環(huán)減法原理除法器的加速方法[J];微電子學(xué)與計算機(jī);2009年12期

本文編號：2555386