【摘要】：數(shù)字信號(hào)處理器是一種適合于數(shù)字信號(hào)處理的嵌入式微處理器，是數(shù)字信號(hào)處理的核心，隨著其在通信、多媒體、航天、雷達(dá)等高端領(lǐng)域的廣泛應(yīng)用，對(duì)DSP性能的需求也越來(lái)越高，研制高性能的DSP具有重要意義。 X-DSP是一款自主設(shè)計(jì)的高頻、高性能64位DSP，采用超長(zhǎng)指令字體系結(jié)構(gòu)，哈佛總線(xiàn)結(jié)構(gòu)，主頻1.5GHz。本文主要涉及X-DSP的定點(diǎn)運(yùn)算單元和向量歸約單元（VRDC）的設(shè)計(jì)與實(shí)現(xiàn)，其中定點(diǎn)運(yùn)算單元包括定點(diǎn)算術(shù)邏輯單元（IALU）和定點(diǎn)除法器。 1、在IALU單元的設(shè)計(jì)過(guò)程中，分析了單元的設(shè)計(jì)需求，設(shè)計(jì)了IALU單元的相關(guān)指令。本文提出一種新型的SIMD64/32位稀疏樹(shù)/進(jìn)位選擇混合型加法器結(jié)構(gòu)，并以此為核心結(jié)合操作數(shù)隔離低功耗技術(shù)，完成了定點(diǎn)算術(shù)邏輯單元的設(shè)計(jì)與實(shí)現(xiàn)。 2、本文在基數(shù)-2RNS除法算法的基礎(chǔ)上，改進(jìn)提出了基數(shù)-16RNS除法算法，采用ASIC半定制設(shè)計(jì)方法實(shí)現(xiàn)了64位定點(diǎn)除法器。RNS算法的核心是將數(shù)據(jù)用冗余形式表示，將全加器的進(jìn)位鏈斷開(kāi)，不會(huì)受位寬影響，這樣對(duì)于64位數(shù)據(jù)在計(jì)算中間余數(shù)時(shí)在速度上有很大優(yōu)勢(shì)。本文設(shè)計(jì)的除法器電路結(jié)構(gòu)簡(jiǎn)單，占用資源較少，，穩(wěn)定性好，能快速完成定點(diǎn)除法運(yùn)算。 3、以矩陣乘法為例闡述歸約操作的意義，并分別分析軟件實(shí)現(xiàn)和硬件實(shí)現(xiàn)時(shí)的執(zhí)行周期，對(duì)比結(jié)果說(shuō)明硬件實(shí)現(xiàn)方式對(duì)數(shù)據(jù)處理有著明顯的加速作用，然后根據(jù)定點(diǎn)數(shù)據(jù)歸約單元的設(shè)計(jì)需求設(shè)計(jì)了歸約指令，整個(gè)歸約單元的實(shí)現(xiàn)分成三個(gè)模塊：歸約網(wǎng)絡(luò)樹(shù)、控制模塊和運(yùn)算模塊。 4、本文研究了當(dāng)前集成電路設(shè)計(jì)中使用的驗(yàn)證方法和驗(yàn)證策略，在此基礎(chǔ)上分別在子模塊級(jí)、單元級(jí)和SPE/VPE級(jí)對(duì)所設(shè)計(jì)的單元進(jìn)行了詳細(xì)的功能驗(yàn)證；綜合章節(jié)先是簡(jiǎn)要介紹了綜合的策略，給出了各個(gè)單元的綜合結(jié)果并分析了關(guān)鍵路徑，其中IALU和歸約單元的時(shí)序符合X-DSP1.5GHz的設(shè)計(jì)需求，而除法器目前還處于預(yù)研優(yōu)化階段，本文的實(shí)現(xiàn)為下一步滿(mǎn)足時(shí)序要求打下了堅(jiān)實(shí)的基礎(chǔ)。
【圖文】：

一般數(shù)（50） $random $random圖 5.4 是 SIMD64/32 加減法模塊中 64 位有符號(hào)加法指令驗(yàn)證計(jì)劃中前 5 個(gè)數(shù)據(jù)的驗(yàn)證波形，波形符合預(yù)期功能（Sum=Src1+Src2）。

圖 5.11 IALU 時(shí)序報(bào)告IALU 單元面積報(bào)告如圖 5.12 所示，單元面積（Cell Area）11449um2，線(xiàn)面積（Net Area）16306um2。
【學(xué)位授予單位】：國(guó)防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2013
【分類(lèi)號(hào)】：TP332

【參考文獻(xiàn)】

相關(guān)期刊論文 前4條

1 萬(wàn)江華;劉勝;周鋒;王耀華;陳書(shū)明;;具有高效混洗模式存儲(chǔ)器的可編程混洗單元[J];國(guó)防科技大學(xué)學(xué)報(bào);2011年06期

2 趙繼業(yè);楊旭;;納米級(jí)工藝對(duì)物理設(shè)計(jì)的影響[J];中國(guó)集成電路;2008年08期

3 黃秀蓀;葉青;仇玉林;;高速除法器設(shè)計(jì)及ASIC實(shí)現(xiàn)[J];微電子學(xué)與計(jì)算機(jī);2008年02期

4 宣淑巍;李曉江;馬成炎;;一種基于循環(huán)減法原理除法器的加速方法[J];微電子學(xué)與計(jì)算機(jī);2009年12期

本文編號(hào)：2555386