【摘要】：隨著器件尺寸縮小到納米級(jí),在SRAM生產(chǎn)過程中,工藝偏差變大會(huì)導(dǎo)致SRAM單元寫能力變差.針對(duì)這一問題,提出了一種新型負(fù)位線電路,可以提高SRAM單元的寫能力,并通過控制時(shí)序和下拉管的柵極電壓達(dá)到自我調(diào)節(jié)負(fù)位線電壓,使負(fù)電壓被控制在一定范圍內(nèi).本設(shè)計(jì)采用TSMC 40nm工藝模型對(duì)設(shè)計(jì)的電路進(jìn)行仿真驗(yàn)證,結(jié)果證明,設(shè)計(jì)的電路可以改善寫能力,使SRAM在電壓降到0.66V的時(shí)候仍能正常工作,并且和傳統(tǒng)設(shè)計(jì)相比,本電路產(chǎn)生的負(fù)電壓被控制在一個(gè)范圍內(nèi),有利于提高晶體管的使用壽命,改善良率,節(jié)省功耗.
【圖文】：

微電子學(xué)與計(jì)算機(jī)２０１４年Ｖｔｈ工作窗口的變化．絕大部分存儲(chǔ)單元的Ｖｔｈ在菱形區(qū)域內(nèi)．如果菱形的區(qū)域超過虛線，就表明在虛線右側(cè)的存儲(chǔ)單元無法完成寫操作．這時(shí)，寫輔助電路變得不可或缺［１］．圖１Ｖｔｈ工作窗口基本的寫輔助方法有如下四種：①降低電源電壓Ｖｄｄ；②抬高Ｖｓｓ電壓；③抬高字線（ＷＬ）電壓；④負(fù)位線（ＢＬ）電壓．存儲(chǔ)單元的寫操作是通過傳輸管將“０”信號(hào)寫入的，寫操作的難易程度主要是由傳輸管和上拉管的強(qiáng)弱決定的．傳輸管越強(qiáng)，寫“０”的能力就越強(qiáng)，反之，上拉管越強(qiáng)，就越難寫入．對(duì)于降低Ｖｄｄ和抬高Ｖｓｓ電壓的方法，其根本的原理是使上拉管的｜Ｖｇｓ｜減小，削弱上拉管的強(qiáng)度，提高寫的能力．然而，隨著器件尺寸的降低，這種改善效果變得越來越小，主要原因是現(xiàn)有的ＳＲＡＭ存儲(chǔ)單元中Ｐ管上拉能力不強(qiáng)，進(jìn)一步弱化其上拉能力，對(duì)改善寫的影響很小［２］．對(duì)于抬高字線電壓和負(fù)位線電壓的方法，其原理是使傳輸管的Ｖｇｓ變大，增大傳輸管的下拉能力．這兩種方法在改善寫能力方面是比較明顯的，但是也會(huì)帶來負(fù)面影響，其中抬高字線電壓的方法和前兩種電路一樣，會(huì)使存儲(chǔ)單元的靜態(tài)噪聲容限（ＳＮＭ）變差．而對(duì)于負(fù)位線電壓方法，如果位線電壓降得過低，同一條位線上其他存儲(chǔ)單元傳輸管的亞域值漏電變大，甚至可能會(huì)導(dǎo)致其他字線為低電平的時(shí)候?qū)ⅰ埃啊睂懭氪鎯?chǔ)單元，誤寫其中的數(shù)據(jù)．權(quán)衡以上四種方法，負(fù)位線電路由于其改善寫能力強(qiáng)、負(fù)面影響小，將成為今后ＳＲＡＭ寫輔助電路主要研究方向．２．２傳統(tǒng)負(fù)位線

微電子學(xué)與計(jì)算機(jī)２０１４年反地趨勢．圖５中的虛線顯示了在５種工藝角、１２℃溫度下的仿真結(jié)結(jié)果，顯示在不同的溫度和工藝角都能滿足此趨勢．而且可以發(fā)現(xiàn)，ＳＳ和ＳＦ工藝角下的產(chǎn)生的電壓更負(fù)，很好滿足了在這兩種工藝角下需要更低的負(fù)電壓需求．圖４傳統(tǒng)負(fù)位線電路與新負(fù)位線電路負(fù)電壓變化趨勢及新負(fù)位線電路在不同ＰＶＴ下的電壓趨勢圖５分別對(duì)比了在不使用負(fù)位線電路、傳統(tǒng)負(fù)位線電路和本文提到的負(fù)位線電路在ＳＦ工藝角的情況下不同的仿真結(jié)果．縱坐標(biāo)是表示１千萬個(gè)ＳＲＡＭ存儲(chǔ)單元中的功能失效的個(gè)數(shù)，可以發(fā)現(xiàn)在低壓不采用負(fù)位線電路的情況下，有大量的存儲(chǔ)單元沒有辦法寫入數(shù)據(jù)；采用傳統(tǒng)的負(fù)位線電路雖然在低壓下可以寫入數(shù)據(jù)，但是在高壓下卻出現(xiàn)將存儲(chǔ)單元誤寫的情況，這些都對(duì)良率有很大的影響．而本電路既保證低壓下的寫功能，又不影響高壓下的數(shù)據(jù)的穩(wěn)定性．圖５三種電路下存儲(chǔ)單元功能失效的個(gè)數(shù)的對(duì)比和相對(duì)傳統(tǒng)負(fù)位線電路的功耗在功耗方面，ｐ管和電阻串聯(lián)會(huì)引入一小段時(shí)間的直流通路，造成功耗．但是由于高壓下負(fù)位線電壓的抑制作用，沒有產(chǎn)生過低的負(fù)電壓，在對(duì)ＳＲＡＭ位線ＢＬ預(yù)充電的過程中能節(jié)省一部分功耗．因此對(duì)比傳統(tǒng)負(fù)位線電路［４］，在低電源電壓下多消耗９％的電能，但是在高電源電壓下，卻節(jié)省了３５％的功耗，如圖５所示．５結(jié)束語本文闡述了一種新型的自適應(yīng)負(fù)位線電路，，可以提高ＳＲＡＭ存儲(chǔ)單元在低壓下的寫能力，而且消除了傳統(tǒng)負(fù)位線電路的不良影響，延長器件的使用壽命，不會(huì)影響高壓下的數(shù)據(jù)穩(wěn)定性．因此，在降低電源電壓，節(jié)省功耗方面有很大的意義．
【作者單位】： 上海交通大學(xué)微電子學(xué)院;
【分類號(hào)】：TP333

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 陳險(xiǎn)峰;陳文橋;王玉科;蘇鳳蓮;郭強(qiáng);簡維廷;;NROM器件位線失效分析[J];中國集成電路;2009年08期

2 劉其龍;丁夏夏;李瑞興;吳秀龍;譚守標(biāo);;一種降低高性能SRAM過大位線漏電流的方法[J];微電子學(xué);2013年04期

3 趙訓(xùn)彤;賀光輝;;一種提高SRAM寫能力的自適應(yīng)負(fù)位線電路設(shè)計(jì)[J];微電子學(xué)與計(jì)算機(jī);2014年05期

4 艾延寶;;α粒子在大規(guī)模集成電路中引起的軟誤差及降低軟誤差的措施[J];雞西大學(xué)學(xué)報(bào);2003年03期

5 知名定清,倪沛然;采用多晶硅位線增大單元電容量的MK4164型64KDRAM[J];微電子學(xué);1983年03期

6 高寧;施亮;侯衛(wèi)華;于宗光;;用于SRAM的低功耗位線結(jié)構(gòu)[J];半導(dǎo)體技術(shù);2006年12期

7 顧明;薛駿;楊軍;;低位線擺幅的低功耗SRAM設(shè)計(jì)[J];電路與系統(tǒng)學(xué)報(bào);2006年06期

8 潘立陽,朱鈞,劉楷,劉志宏,曾瑩;采用源極增強(qiáng)帶帶隧穿熱電子注入編程的新型p溝選擇分裂位線NOR快閃存貯器(英文)[J];半導(dǎo)體學(xué)報(bào);2002年10期

9 馬晨;劉博楠;;基于位線循環(huán)充電SRAM模式的自定時(shí)電路設(shè)計(jì)[J];現(xiàn)代電子技術(shù);2010年17期

10 石偉;郭御風(fēng);王蕾;龔銳;竇強(qiáng);;一種基于層次位線緩沖的異步片上路由器[J];國防科技大學(xué)學(xué)報(bào);2012年06期

相關(guān)重要報(bào)紙文章 前1條

1 何小明;嵌入式DRAM技術(shù)開發(fā)與應(yīng)用[N];中國電子報(bào);2002年

相關(guān)碩士學(xué)位論文 前2條

1 李瑞興;位線漏電流對(duì)高速SRAM設(shè)計(jì)的影響與對(duì)應(yīng)消除技術(shù)[D];安徽大學(xué);2012年

2 周全;高速低功耗SRAM的設(shè)計(jì)與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2013年

本文編號(hào)：2543573