【摘要】：隨著集成電路制造工藝的發(fā)展，單核處理器的性能很難再進(jìn)一步提升，多核處理器越來(lái)越受到人們的重視�；贔PGA的可編程片上系統(tǒng)（SOPC）具有靈活的設(shè)計(jì)方式，它為多核處理器的設(shè)計(jì)和實(shí)現(xiàn)提供更加方便快捷途徑。 本文在探究了Xilinx SOPC的最新設(shè)計(jì)方法后，以Microblaze軟核處理器為基礎(chǔ)，在FPGA上設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)可擴(kuò)展的多核處理器平臺(tái)。多核處理器平臺(tái)的設(shè)計(jì)包括了核間通信的設(shè)計(jì)和處理器節(jié)點(diǎn)的設(shè)計(jì)。對(duì)于核間通信，本文采用了片上網(wǎng)絡(luò)（NoC）方式。和傳統(tǒng)片上總線(xiàn)相比，NoC具有通信帶寬大、可擴(kuò)展性強(qiáng)、支持設(shè)計(jì)重用等優(yōu)點(diǎn)。文中采用了2D-mesh拓?fù)浣Y(jié)構(gòu)、包交換算法和確定路由作為NoC的設(shè)計(jì)方案，該種方案不僅消耗資源少、數(shù)據(jù)傳輸延遲小，而且不存在死鎖問(wèn)題。對(duì)于處理器節(jié)點(diǎn)部分，本文研究并設(shè)計(jì)了處理器節(jié)點(diǎn)的方案，包括主控單元和可配置接口單元。主控單元以Microblaze為核心，配置了存儲(chǔ)器、總線(xiàn)、DMA等設(shè)備，主要用于處理器節(jié)點(diǎn)控制和進(jìn)行簡(jiǎn)單的計(jì)算；在可配置接口單元中提供了加速器的通用接口，以進(jìn)一步提高處理器的性能。 針對(duì)設(shè)計(jì)的多核處理器平臺(tái)方案，文中將其劃分為四部分來(lái)分別進(jìn)行設(shè)計(jì)。在主控單元部分給出了各個(gè)IP核的特點(diǎn)、參數(shù)設(shè)置和連接方式�；ミB接口部分中給出了IPIF的生成方法和接口信號(hào)的使用。在其他兩部分均給出了相應(yīng)的設(shè)計(jì)思路和硬件結(jié)構(gòu)。為了方便Microblaze直接控制可配置接口單元，在處理器節(jié)點(diǎn)模塊中還給出指令譯碼和指令收集的硬件結(jié)構(gòu)。 最后，本文按照設(shè)計(jì)的硬件結(jié)構(gòu)，在Xilinx公司Virtex-7FPGAVC707評(píng)估板上實(shí)現(xiàn)了一個(gè)2*2mesh規(guī)模的NoC多核處理器平臺(tái)。完成了該處理器平臺(tái)的軟件設(shè)計(jì)，，包括系統(tǒng)的初始化以及典型標(biāo)準(zhǔn)IP核的軟件設(shè)計(jì)。在此基礎(chǔ)上，采用了大矩陣相乘來(lái)對(duì)處理器平臺(tái)的性能進(jìn)行了評(píng)估。評(píng)估結(jié)果表明，該處理器平臺(tái)不僅功能正確，而且在速度上是單個(gè)Microblaze的286.73倍。
【圖文】：

圖 2-1 MicroBlaze 的內(nèi)核結(jié)構(gòu)（1）內(nèi)部結(jié)構(gòu)為了提高數(shù)據(jù)吞吐率，Microblaze 采用指令和數(shù)據(jù)空間分離的哈佛結(jié)構(gòu)。內(nèi)32個(gè)32 位的通用寄存器以及 2 個(gè)32位的特殊寄存器，通用寄存器包括 R0-R3殊寄存器包括 PC（Program counter，程序計(jì)數(shù)器）和 MSR（Machine status regist器狀態(tài)寄存器）。地址總線(xiàn)為 32 位，可尋址空間達(dá) 4GB。為了提高性能，還了指令預(yù)測(cè)分支策略和預(yù)取緩沖區(qū)。為了進(jìn)一步提高處理器性能，提供了可硬件實(shí)現(xiàn)的功能單元：筒形移位寄存器、乘法器、除法器、浮點(diǎn)運(yùn)算單元。（2）流水線(xiàn)結(jié)構(gòu)Microblaze 處理器的指令采用流水方式執(zhí)行。大多數(shù)指令只需要一個(gè)時(shí)鐘，某些指令需要多個(gè)時(shí)鐘周期，比如乘法指令。Microblaz 提供了面積優(yōu)化的選項(xiàng)。當(dāng)采用面積優(yōu)化時(shí)，流水線(xiàn)分為取指、和執(zhí)行三級(jí)，可以減少硬件開(kāi)銷(xiāo)。圖 2-2 為 Microblaze 處理器的三級(jí)流水結(jié)構(gòu)取址 譯碼 執(zhí)行指令1

Virtex-7FPGAVC707評(píng)估板
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2013
【分類(lèi)號(hào)】：TP332;TN47

【參考文獻(xiàn)】

相關(guān)期刊論文 前5條

1 汪健;張磊;王少軒;趙忠惠;陳亞寧;;多核處理器核間高速通訊架構(gòu)的研究[J];電子與封裝;2011年06期

2 王磊;32位軟處理器MicroBlaze的體系結(jié)構(gòu)及其應(yīng)用[J];今日電子;2004年05期

3 孫華錦,高德遠(yuǎn),張盛兵;Round robin調(diào)度算法在FPGA中的實(shí)現(xiàn)[J];電子與信息學(xué)報(bào);2003年08期

4 王崢;顧華璽;楊燁;樂(lè)天助;;片上網(wǎng)絡(luò)交換機(jī)制的研究[J];中國(guó)集成電路;2007年12期

5 彭曉明;郭浩然;龐建民;;多核處理器——技術(shù)、趨勢(shì)和挑戰(zhàn)[J];計(jì)算機(jī)科學(xué);2012年S3期

相關(guān)博士學(xué)位論文 前1條

1 張慶利;多核SoC中的片上網(wǎng)絡(luò)關(guān)鍵技術(shù)研究[D];哈爾濱工業(yè)大學(xué);2008年

相關(guān)碩士學(xué)位論文 前4條

1 黎黎;片上網(wǎng)絡(luò)路由算法研究及路由節(jié)點(diǎn)的FPGA設(shè)計(jì)[D];電子科技大學(xué);2007年

2 張帥;基于FPGA的可重構(gòu)混沌加密儀的設(shè)計(jì)與實(shí)現(xiàn)[D];大連理工大學(xué);2008年

3 韓正飛;基于片上網(wǎng)絡(luò)多核處理器雷達(dá)成像算法的并行化實(shí)現(xiàn)[D];南京大學(xué);2012年

4 王堅(jiān);片上網(wǎng)絡(luò)優(yōu)化策略設(shè)計(jì)與仿真[D];電子科技大學(xué);2008年

本文編號(hào)：2531694