發(fā)布時間：2019-08-29 11:36

【摘要】：在無線電監(jiān)測領域,檢測和捕獲瞬態(tài)信號是工作中的重點和難點,因而高帶寬、大容量的實時存儲器就扮演著非常重要的角色。本文設計中以實驗室頻譜儀中頻數(shù)據(jù)存儲為技術指標,存儲介質采用NAND Flash,控制單元采用FPGA來實現(xiàn)。為了保證存儲的帶寬和容量需求,本文設計了一個4*4的存儲陣列。為了方便存儲數(shù)據(jù)可以回放到上層軟件中進行分析,設計中采用了PXIe高速總線接口。本文主要研究了在FPGA中PXIe總線的高速數(shù)據(jù)傳輸協(xié)議的實現(xiàn)以及NAND Flash陣列控制器的設計與實現(xiàn)。在PXIe總線協(xié)議的實現(xiàn)過程中,詳細介紹了PXIe協(xié)議中的PIO配置,DMA傳輸方式以及中斷控制等模塊功能的設計與實現(xiàn);在NAND Flash陣列控制器的實現(xiàn)過程中,詳細介紹了NAND Flash接口控制器和壞塊管理模塊以及ECC模塊的設計與實現(xiàn)。本文通過對NAND Flash壞塊產生原因進行了總結,采用了位檢索壞塊的存儲方案來提高壞塊映射表的存儲速度;采用了滑動窗口的壞塊查找方案來提高壞塊查找速度;采用了滯后回寫方案來改善突發(fā)壞塊對讀寫速率的影響;采用了Hamming碼中嵌入BCH碼的方案來解決MLC型NAND Flash在使用過程中出現(xiàn)多位翻轉的問題。為了驗證基于PXIe總線的存儲陣列的性能,文中做了兩個實驗,首先對各個模塊進行了單獨測試,測試結果表明:1.上層通過PXIe總線對存儲器進行DMA讀操作的速率可達12.5Gb/s,而且中斷觸發(fā)響應及時;2.NAND Flash陣列控制器工作在流水線方式時,測得NAND Flash的傳輸速率可達7.5Gb/s,各個模塊的測試結果均滿足設計需求。然后對整個存儲器進行系統(tǒng)測試,系統(tǒng)采樣時鐘為204.8MHz,采樣后數(shù)據(jù)位寬為32位,將數(shù)據(jù)寫入到NAND Flash存儲板后再讀出到上位機軟件進行分析,得出測試數(shù)據(jù)特征與下發(fā)數(shù)據(jù)特征相同,數(shù)據(jù)經比對后完全一致,說明本文設計達到預期要求。
【學位授予單位】：電子科技大學
【學位級別】：碩士
【學位授予年份】：2017
【分類號】：TP333

【參考文獻】

相關期刊論文 前10條

1 吳瓊;;基于閃存的星載高速大容量存儲技術研究[J];通訊世界;2017年04期

2 楊慧英;;無線電干擾與排查措施分析[J];科技與創(chuàng)新;2016年09期

3 張s，

本文編號：2530498