【摘要】：針對超深亞微米工藝出現(xiàn)的新特點(diǎn),基于對稱"H樹"型全局時鐘網(wǎng)絡(luò)加區(qū)域化的"Mesh"時鐘網(wǎng)格的混合時鐘結(jié)構(gòu),實(shí)現(xiàn)了不同于傳統(tǒng)全局Mesh結(jié)構(gòu)的樹形驅(qū)動本地網(wǎng)格層次化時鐘分布網(wǎng)絡(luò).實(shí)驗(yàn)表明,該網(wǎng)絡(luò)具有極低的偏斜和高工藝偏差容忍度,其總的時鐘偏斜可控制在10 ps以內(nèi),其時鐘偏斜隨工藝變化值與設(shè)計(jì)值的偏差在10%的數(shù)量級上,極有利于高性能微處理器處理核心的時序設(shè)計(jì).
[Abstract]:In view of the new characteristics of ultra-deep submicron process, based on the hybrid clock structure of symmetric "H-tree" global clock network and regionalized "Mesh" clock grid, a tree-driven local grid hierarchical clock distribution network is implemented, which is different from the traditional global Mesh structure. The experimental results show that the network has very low deviation and high process deviation tolerance, and its total clock deviation can be controlled within 10 ps. The deviation between the clock deviation and the design value is in the order of 10%, which is very beneficial to the timing design of the processing core of high performance microprocessor.
【作者單位】： 國家高性能集成電路設(shè)計(jì)中心;
【基金】：國家科技重大專項(xiàng)“核高基”(批準(zhǔn)號:2013ZX01028-001-001)資助
【分類號】：TP332

【參考文獻(xiàn)】

相關(guān)期刊論文 前1條

1 李芝燕,嚴(yán)曉浪;高速多級時鐘網(wǎng)布線[J];半導(dǎo)體學(xué)報;2000年03期

【共引文獻(xiàn)】

相關(guān)期刊論文 前4條

1 蔡興建,毛軍發(fā),錢曉寧,陳建華;用SQP時域優(yōu)化高速互連線電路[J];半導(dǎo)體學(xué)報;2001年04期

2 許靜宇,鮑海云,洪先龍,蔡懿慈,經(jīng)彤,顧鈞;一個快速高效進(jìn)行布線擁擠優(yōu)化的總體布線器(英文)[J];半導(dǎo)體學(xué)報;2002年02期

3 劉毅,洪先龍,蔡懿慈;帶偏差約束的時鐘線網(wǎng)的拓?fù)錁?gòu)造和優(yōu)化[J];半導(dǎo)體學(xué)報;2002年11期

4 趙萌,蔡懿慈,洪先龍,劉毅;合理偏差驅(qū)動的時鐘線網(wǎng)構(gòu)造及優(yōu)化[J];半導(dǎo)體學(xué)報;2003年04期

相關(guān)碩士學(xué)位論文 前2條

1 鮑進(jìn)威;SoC芯片的低功耗物理設(shè)計(jì)研究[D];國防科學(xué)技術(shù)大學(xué);2011年

2 林曉;基于EOC物理層芯片的時鐘樹綜合設(shè)計(jì)[D];北京工業(yè)大學(xué);2010年

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 王永清;王禮生;;ASIC設(shè)計(jì)流程和方法[J];中國集成電路;2005年12期

2 ;安森美半導(dǎo)體完整時鐘解決方案滿足時鐘市場更高要求[J];中國集成電路;2008年11期

3 王兵;彭瑞華;傅育熙;;前后端協(xié)同的時鐘樹設(shè)計(jì)方法[J];計(jì)算機(jī)工程;2008年12期

4 黃惠萍;陸偉成;付強(qiáng);趙文慶;;基于延遲合并嵌入的帶障礙的時鐘樹布線算法[J];計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報;2008年06期

5 王逵;董海瀛;程旭;;針對面積優(yōu)化的時鐘偏斜規(guī)劃算法[J];北京大學(xué)學(xué)報(自然科學(xué)版);2009年01期

6 童瓊;張曉林;蘇琳琳;張帥;杜龍軍;;雙頻雙系統(tǒng)導(dǎo)航芯片的時鐘樹分析和設(shè)計(jì)[J];微電子學(xué);2011年02期

7 鮑進(jìn)威;田豐;喻小虎;張建;歐鋼;;一種改進(jìn)的時鐘網(wǎng)絡(luò)設(shè)計(jì)方法及實(shí)現(xiàn)[J];全球定位系統(tǒng);2011年04期

8 陽若寧;;一種低功耗集成電路的時鐘分布策略[J];中南林業(yè)科技大學(xué)學(xué)報;2011年12期

9 鄧堯之;萬培元;劉世勛;林平分;;一種高效時鐘樹綜合實(shí)現(xiàn)方法[J];半導(dǎo)體技術(shù);2012年03期

10 李春偉;;時鐘網(wǎng)格與時鐘樹設(shè)計(jì)方法對比研究[J];電子設(shè)計(jì)工程;2012年07期

相關(guān)會議論文 前4條

1 劉戰(zhàn)濤;趙振宇;張民選;楊朱黎;張國強(qiáng);;時鐘樹優(yōu)化方法研究[A];第十五屆計(jì)算機(jī)工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

2 曾艷飛;張民選;趙振宇;;魚骨型時鐘結(jié)構(gòu)的設(shè)計(jì)與實(shí)現(xiàn)[A];第十六屆計(jì)算機(jī)工程與工藝年會暨第二屆微處理器技術(shù)論壇論文集[C];2012年

3 楊正強(qiáng);趙振宇;衣曉飛;宋衛(wèi)衛(wèi);陳安安;;基于EDI的混合型時鐘設(shè)計(jì)[A];第十六屆計(jì)算機(jī)工程與工藝年會暨第二屆微處理器技術(shù)論壇論文集[C];2012年

4 宋衛(wèi)衛(wèi);馬馳遠(yuǎn);趙振宇;楊正強(qiáng);陳安安;;40nm工藝下精確時鐘借用方法的研究[A];第十六屆計(jì)算機(jī)工程與工藝年會暨第二屆微處理器技術(shù)論壇論文集[C];2012年

相關(guān)博士學(xué)位論文 前3條

1 蔡懿慈;極大規(guī)模集成電路全局互連線設(shè)計(jì)與優(yōu)化算法研究[D];中國科學(xué)技術(shù)大學(xué);2007年

2 史江義;基于IP核的SOC設(shè)計(jì)關(guān)鍵技術(shù)研究[D];西安電子科技大學(xué);2007年

3 何小威;基于片上天線的高頻全局時鐘無線分布關(guān)鍵技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2011年

相關(guān)碩士學(xué)位論文 前10條

1 石柱;時鐘網(wǎng)格的設(shè)計(jì)與分析[D];國防科學(xué)技術(shù)大學(xué);2012年

2 黃偉堅(jiān);全芯片時鐘網(wǎng)絡(luò)的綜合與優(yōu)化方法[D];上海交通大學(xué);2010年

3 西西志華;時鐘樹有用偏差優(yōu)化的高效實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2012年

4 徐金龍;片上時鐘產(chǎn)生電路的研究[D];哈爾濱工業(yè)大學(xué);2009年

5 駱建平;超高頻無源RFID物理設(shè)計(jì)與低功耗時鐘樹綜合[D];西安電子科技大學(xué);2010年

6 李娜;UHF RFID電子標(biāo)簽芯片的低功耗物理設(shè)計(jì)與時鐘樹綜合[D];西安電子科技大學(xué);2013年

7 宋衛(wèi)衛(wèi);考慮公共路徑的時鐘結(jié)構(gòu)重整與優(yōu)化[D];國防科學(xué)技術(shù)大學(xué);2013年

8 曾艷飛;魚骨型時鐘結(jié)構(gòu)的研究與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2012年

9 吳震宇;片上時鐘系統(tǒng)的研究與設(shè)計(jì)[D];國防科學(xué)技術(shù)大學(xué);2005年

10 何其;時鐘網(wǎng)格在ASIC設(shè)計(jì)中的應(yīng)用[D];大連理工大學(xué);2011年

，

本文編號：2527104