【摘要】：量子多值加法器是構(gòu)建量子多值計(jì)算機(jī)的基本模塊.通過認(rèn)真分析三元域上加法的運(yùn)算規(guī)則及帶進(jìn)位加法的真值表,通過設(shè)置擴(kuò)展三值Toffoli門的控制條件有效實(shí)現(xiàn)一位加法在各種情況下的進(jìn)位,利用三值Feynman門實(shí)現(xiàn)一位加法的求和運(yùn)算,由此設(shè)計(jì)出一位量子三值全加器,再利用進(jìn)位線將各位量子全加器連接起來構(gòu)造出n位量子三值全加器.與同類電路相比,此量子全加器所使用的輔助線及量子代價(jià)都有所減少.
[Abstract]:Quantum multivalued adders are the basic modules for building quantum multivalued computers. By carefully analyzing the operation rules of addition over ternary domain and the true value table with carry addition, the carry of one bit addition is realized effectively by setting the control condition of extended ternary Toffoli gate, and the sum operation of one bit addition is realized by using ternary Feynman gate. A quantum ternary full additive is designed, and then the n bit quantum ternary total adders are constructed by connecting the quantum full adders with carry lines. Compared with similar circuits, the auxiliary line and quantum cost of this quantum full adder are reduced.
【作者單位】： 武漢大學(xué)軟件工程國家重點(diǎn)實(shí)驗(yàn)室;河南大學(xué)軟件學(xué)院;
【基金】：國家自然科學(xué)基金(No.61004006,No.61103235) 軟件工程國家重點(diǎn)實(shí)驗(yàn)室開放基金(No.SKLSE2012-09-41)
【分類號】：TP332.21;TP38

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 李坤;郝中軍;隋曉斐;;基于MAXPLUS Ⅱ的兩位全加器的設(shè)計(jì)[J];科技資訊;2010年12期

2 李澄舉;;一般化全加器在陣列乘法器設(shè)計(jì)中的典型應(yīng)用[J];嘉應(yīng)學(xué)院學(xué)報(bào);2006年03期

3 楊洪利，靳東明，，李志堅(jiān);電流型CMOS多值乘法器分析與芯片的設(shè)計(jì)[J];電子學(xué)報(bào);1995年02期

4 鄧元慶;;全加器在代碼轉(zhuǎn)換中的應(yīng)用[J];集成電路應(yīng)用;1992年06期

5 詹文法,馬俊,謝瑩,黃玉;多位快速加法器的設(shè)計(jì)[J];合肥工業(yè)大學(xué)學(xué)報(bào)(自然科學(xué)版);2005年10期

6 Rabinovici B;Renton C.A.;林正文;;晶體管觸發(fā)器型二進(jìn)制全加器[J];計(jì)算機(jī)研究與發(fā)展;1964年01期

7 王森,蔡理,郭律;基于量子細(xì)胞自動機(jī)的全加器實(shí)現(xiàn)[J];固體電子學(xué)研究與進(jìn)展;2005年02期

8 江耀曦;高劍;;基于多數(shù)決定邏輯非門的低功耗全加器設(shè)計(jì)[J];現(xiàn)代電子技術(shù);2010年16期

9 劉百惠;高速運(yùn)算器邏輯設(shè)計(jì)的初步討論[J];計(jì)算機(jī)工程;1980年04期

10 邱錦倫;并行處理乘法器[J];計(jì)算機(jī)學(xué)報(bào);1983年04期

相關(guān)會議論文 前1條

1 黃遠(yuǎn)廣;陳海燕;張凱;;X-DSP地址產(chǎn)生器的設(shè)計(jì)與實(shí)現(xiàn)[A];第十五屆計(jì)算機(jī)工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

相關(guān)博士學(xué)位論文 前1條

1 陳建文;基于余數(shù)系統(tǒng)的FIR濾波器的研究[D];華南理工大學(xué);2010年

相關(guān)碩士學(xué)位論文 前10條

1 方峗;基于PIC12F683 CPU核的設(shè)計(jì)與研究[D];江南大學(xué);2011年

2 張嘉琛;數(shù)字信號處理芯片中的高性能算術(shù)邏輯單元設(shè)計(jì)[D];上海交通大學(xué);2010年

3 劉彬彬;基于Booth算法的低功耗乘法器設(shè)計(jì)[D];寧波大學(xué);2011年

4 王瀟楠;一種用于DSP的乘法器設(shè)計(jì)[D];沈陽工業(yè)大學(xué);2012年

5 孫振瑋;基于優(yōu)化Booth算法實(shí)現(xiàn)的可配置18位乘法器硬核設(shè)計(jì)與驗(yàn)證[D];西安電子科技大學(xué);2011年

6 商麗衛(wèi);基于有限狀態(tài)機(jī)的乘法器設(shè)計(jì)與實(shí)現(xiàn)[D];太原科技大學(xué);2012年

7 張培喜;量子電路綜合與容錯(cuò)方法研究[D];南京航空航天大學(xué);2012年

8 劉驍;一款DSP硬核中加法器的全定制設(shè)計(jì)[D];西安電子科技大學(xué);2012年

9 范卡敏;核酸邏輯門的分子計(jì)算模型研究[D];陜西師范大學(xué);2013年

10 王曉涇;54位×54位冗余二進(jìn)制乘法器的研究與設(shè)計(jì)[D];南京航空航天大學(xué);2012年

本文編號：2527043