【摘要】：嵌入式多核結(jié)構(gòu)的共享資源沖突是硬實(shí)時(shí)任務(wù)最差情況執(zhí)行時(shí)間(worst-case execution time,WCET)估算的難點(diǎn),而且通過減少共享資源沖突延遲的估算可以減少硬實(shí)時(shí)任務(wù)的WCET估算值,提高硬實(shí)時(shí)任務(wù)的可調(diào)度性。針對(duì)帶有沖突感知總線(interference-aware bus arbiter,IABA)的嵌入式多核結(jié)構(gòu),提出了一種基于bank-column緩存劃分的訪存請(qǐng)求沖突延遲上限優(yōu)化方法,根據(jù)bank沖突次數(shù)和沖突延遲上限的關(guān)系,該方法通過優(yōu)化bank到核映射來減少bank沖突發(fā)生次數(shù),從而減小沖突延遲上限和WCET估算值。實(shí)驗(yàn)結(jié)果表明,與現(xiàn)有沖突延遲上限界定方法相比,提出的方法能減少約29%的WCET估算值。
[Abstract]:The shared resource conflict of embedded multi-core structure is the difficulty of hard real-time task execution time (worst-case execution time,WCET) estimation, and the WCET estimation value of hard real-time task can be reduced by reducing the estimation of shared resource conflict delay. Improve the schedulability of hard real-time tasks. Aiming at the embedded multi-core structure with conflict aware bus (interference-aware bus arbiter,IABA), a collision delay upper limit optimization method based on bank-column cache partition is proposed. According to the relationship between the number of bank conflicts and the upper limit of conflict delay, In this method, the bank to kernel mapping is optimized to reduce the number of bank conflicts, thus reducing the upper limit of conflict delay and the estimated value of WCET. The experimental results show that compared with the existing conflict delay upper limit definition methods, the proposed method can reduce the WCET estimation by about 29%.
【作者單位】： 北京理工大學(xué)計(jì)算機(jī)科學(xué)與技術(shù)學(xué)院;滄州醫(yī)學(xué)高等�？茖W(xué)校;
【基金】：國(guó)家自然科學(xué)基金No.61370062~~
【分類號(hào)】：TP301.6;TP332

【相似文獻(xiàn)】

相關(guān)期刊論文 前8條

1 敬思遠(yuǎn);佘X;鐘毅;;用于多核嵌入式環(huán)境的硬實(shí)時(shí)任務(wù)感功調(diào)度算法[J];計(jì)算機(jī)應(yīng)用;2011年11期

2 吳星;劉曉燕;;多處理器混合實(shí)時(shí)任務(wù)調(diào)度[J];貴州大學(xué)學(xué)報(bào)(自然科學(xué)版);2012年05期

3 張擁軍,劉衡竹,陳福接;基于概率的實(shí)時(shí)任務(wù)可調(diào)度性分析方法[J];計(jì)算機(jī)工程與科學(xué);2001年02期

4 林宇晗;孔繁鑫;徐惠婷;金曦;鄧慶緒;;線性加速比并行實(shí)時(shí)任務(wù)的節(jié)能研究[J];計(jì)算機(jī)學(xué)報(bào);2013年02期

5 吳代賢;楊娟;邱玉輝;;異構(gòu)機(jī)群下最小化非實(shí)時(shí)任務(wù)平均響應(yīng)時(shí)間的調(diào)度策略[J];計(jì)算機(jī)科學(xué);2007年03期

6 駱萬文;夏平;涂航;黃強(qiáng);;分布式實(shí)時(shí)計(jì)算環(huán)境下安全任務(wù)調(diào)度技術(shù)研究[J];艦船電子工程;2011年06期

7 孫英華,馬軍,許曰濱,王翠萍;多處理機(jī)容錯(cuò)系統(tǒng)中實(shí)時(shí)任務(wù)的輪轉(zhuǎn)式調(diào)度算法[J];計(jì)算機(jī)工程與應(yīng)用;2001年17期

8 魏建剛;張曦煌;;樹突狀細(xì)胞算法在檢測(cè)任務(wù)超時(shí)異常中的應(yīng)用[J];計(jì)算機(jī)工程;2012年15期

相關(guān)博士學(xué)位論文 前1條

1 朱曉敏;異構(gòu)集群系統(tǒng)中實(shí)時(shí)任務(wù)若干調(diào)度問題研究[D];復(fù)旦大學(xué);2009年

相關(guān)碩士學(xué)位論文 前7條

1 張占龍;支持混合關(guān)鍵性任務(wù)調(diào)度的多核系統(tǒng)實(shí)驗(yàn)平臺(tái)研究與實(shí)現(xiàn)[D];東北大學(xué);2013年

2 林宇晗;線性加速比并行實(shí)時(shí)任務(wù)的節(jié)能算法研究[D];東北大學(xué);2013年

3 張嘉慶;一種實(shí)時(shí)任務(wù)可調(diào)度性問題的研究[D];東北大學(xué);2005年

4 郭靖;多核系統(tǒng)下并行實(shí)時(shí)任務(wù)節(jié)能調(diào)度問題研究[D];東北大學(xué);2010年

5 史春霞;分布式實(shí)時(shí)系統(tǒng)容錯(cuò)算法的研究[D];長(zhǎng)春理工大學(xué);2013年

6 趙懿;多核嵌入式系統(tǒng)的實(shí)時(shí)性研究[D];浙江大學(xué);2007年

7 李勇;基于嵌入式Linux的PDA研究與開發(fā)[D];浙江大學(xué);2005年

，

本文編號(hào)：2496130