【摘要】：隨著嵌入式系統(tǒng)的應(yīng)用日益多元化，異構(gòu)多核處理器因運(yùn)算能力強(qiáng)且成本較低等特性已經(jīng)成為目前主流的解決方案。由于多核平臺上目標(biāo)應(yīng)用的復(fù)雜度快速增長，為了更好地利用異構(gòu)多核處理器的計算能力，合理的任務(wù)管理機(jī)制必不可少。異構(gòu)多核處理器體系結(jié)構(gòu)復(fù)雜，對工作在其上的操作系統(tǒng)進(jìn)行任務(wù)調(diào)度和資源管理等成為研究難點。嵌入式系統(tǒng)在人們?nèi)粘Ｉ钪械钠占笆沟脤Ξ悩?gòu)環(huán)境下的任務(wù)調(diào)度方法的研究具有十分廣闊的應(yīng)用前景。 異構(gòu)多核處理器中，MPU將具有高運(yùn)算需求的任務(wù)分配給DSP完成加速計算，提高處理效率并降低系統(tǒng)耗能。然而當(dāng)多媒體應(yīng)用的復(fù)雜度越來越高時，低效的任務(wù)調(diào)度和分配等會帶來處理器間頻繁的通信開銷，，使系統(tǒng)效能大為降低。 本文提出一種智能硬件任務(wù)調(diào)度系統(tǒng)，利用多媒體應(yīng)用的串流特性，動態(tài)管理任務(wù)并分配任務(wù)給可用的處理器，它可用于異構(gòu)多核處理器上的多媒體編解碼等應(yīng)用，提高DSP的效能。 本文研究的任務(wù)調(diào)度系統(tǒng)架構(gòu)提供高階應(yīng)用程序接口，易于構(gòu)建多媒體應(yīng)用模型。程序員不用考慮內(nèi)存分配、任務(wù)調(diào)度、負(fù)載平衡、同步和資源競爭等架構(gòu)細(xì)節(jié)。不僅負(fù)責(zé)運(yùn)行中的任務(wù)管理，而且為處理器間通信分配內(nèi)存。能高效地實現(xiàn)任務(wù)管理，通過并行處理MPU或其它內(nèi)核上的任務(wù)，減小系統(tǒng)壓力和開銷。 利用電子系統(tǒng)層級設(shè)計方法構(gòu)建異構(gòu)多核虛擬平臺，模擬不同處理器架構(gòu)和應(yīng)用模型的任務(wù)管理流程，以ARM926開發(fā)板上MPEG4解碼器的實現(xiàn)為例驗證了本設(shè)計的有效性和實用性。 大量的實驗結(jié)果顯示任務(wù)管理效率得到了顯著的提高，同時僅需極少的硬件資源便可滿足多媒體應(yīng)用的效能需求。但是，對于這方面課題的研究尚不成熟，沒有統(tǒng)一的標(biāo)準(zhǔn)，缺乏共用的研究樣本。因此，需要在前人和個人的研究基礎(chǔ)上，認(rèn)真地開展后續(xù)的研究工作，進(jìn)一步提高嵌入式異構(gòu)多核處理器的效能。
[Abstract]:As the application of embedded system is becoming more and more diverse, heterogeneous multi-core processor has become the mainstream solution due to the strong operational capability and lower cost. Due to the rapid increase of the complexity of the target application on the multi-core platform, the reasonable task management mechanism is essential in order to better utilize the computing power of the heterogeneous multi-core processor. The heterogeneous multi-core processor architecture is complex, and the task scheduling and resource management of the operating system on the heterogeneous multi-core processor are difficult. The popularization of the embedded system in the daily life of people makes the research on the task scheduling method under the heterogeneous environment has a wide application prospect. In a heterogeneous multi-core processor, the MPU completes the task assignment with high operational requirements to the DSP to complete the acceleration calculation, improve the processing efficiency and reduce the system. Energy consumption. However, when the complexity of the multimedia application is higher and higher, the inefficient task scheduling and allocation can bring more frequent communication overhead among the processors, so that the system performance is greatly improved. This paper presents a kind of intelligent hardware task scheduling system, which uses the stream characteristics of the multimedia application, the dynamic management task and the task to the available processor, it can be used in the application of multimedia coding and decoding on the heterogeneous multi-core processor, improve the D The task scheduling system architecture of this paper provides a high-order application program interface, which is easy to construct. Building a multimedia application model. Programmers do not consider memory allocation, task scheduling, load balancing, synchronization, and capital Architecture details such as source competition. Not only is the task management in operation, but also for processing Inter-device communication memory. The task management can be implemented efficiently, by parallel processing tasks on the MPU or other core, reducing Small system pressure and overhead. A heterogeneous multi-core virtual platform is constructed by an electronic system level design method. The task management process of different processor architectures and application models is simulated. The implementation of the MPEG4 decoder on the ARM926 development board is verified as an example. This design is effective and practical. A large number of experimental results show that the task management efficiency is remarkably improved, and only a few hardware resources are required The performance needs of the multimedia application can be met. However, the research on this topic is not mature, and there is no system. A standard, lack of common research samples. Therefore, follow-up study needs to be carried out carefully on the basis of previous and individual studies, and furthe
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2013
【分類號】：TP332

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 張浩;蘭峰;;多核處理器基本原理及其在汽車領(lǐng)域中應(yīng)用的展望[J];汽車科技;2007年03期

2 何軍;王飆;;多核處理器的結(jié)構(gòu)設(shè)計研究[J];計算機(jī)工程;2007年16期

3 肖紅;;基于多核處理器系統(tǒng)開發(fā)中的幾個問題[J];廣東廣播電視大學(xué)學(xué)報;2007年04期

4 張健浪;;三大于二,多核CPU之田忌賽馬[J];新電腦;2008年06期

5 都思丹;;前言:嵌入式多核處理器系統(tǒng)及視頻信號處理技術(shù)研究進(jìn)展[J];南京大學(xué)學(xué)報(自然科學(xué)版);2009年01期

6 黃國睿;張平;魏廣博;;多核處理器的關(guān)鍵技術(shù)及其發(fā)展趨勢[J];計算機(jī)工程與設(shè)計;2009年10期

7 張戈;胡偉武;黃琨;曾洪博;王君;;片上多核處理器的結(jié)構(gòu)級功耗建模與優(yōu)化技術(shù)研究[J];自然科學(xué)進(jìn)展;2009年12期

8 萬志濤;章恒;張若淵;;基于多核處理器的深度包檢測的實現(xiàn)和性能評估[J];電信科學(xué);2009年S2期

9 李晉惠;寇立濤;喬永興;;用軟件來提高多核處理器性能的方法分析[J];工業(yè)儀表與自動化裝置;2010年01期

10 嚴(yán)婕;;針對多媒體應(yīng)用的多核處理器核間通信優(yōu)化[J];計算機(jī)應(yīng)用與軟件;2010年08期

相關(guān)會議論文 前10條

1 郭建軍;戴葵;王志英;;一種多核處理器存儲層次性能評估模型[A];第八屆全國信息隱藏與多媒體安全學(xué)術(shù)大會湖南省計算機(jī)學(xué)會第十一屆學(xué)術(shù)年會論文集[C];2009年

2 彭林;張小強(qiáng);劉德峰;謝倫國;田祖?zhèn)?;一種挖掘多核處理器存儲級并行的算法[A];第15屆全國信息存儲技術(shù)學(xué)術(shù)會議論文集[C];2008年

3 劉杰;馬彥;葉維;高劍剛;;多核處理器存儲體系分析[A];第十五屆計算機(jī)工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

4 潘送軍;胡瑜;李曉維;;多核處理器瞬態(tài)故障敏感性分析[A];第五屆中國測試學(xué)術(shù)會議論文集[C];2008年

5 萬志濤;章恒;張若淵;;基于多核處理器的深度包檢測的實現(xiàn)和性能評估[A];中國通信學(xué)會信息通信網(wǎng)絡(luò)技術(shù)委員會2009年年會論文集（上冊）[C];2009年

6 方娟;張紅波;;多核處理器預(yù)取策略的研究[A];2010年全國開放式分布與并行計算機(jī)學(xué)術(shù)會議論文集[C];2010年

7 何軍;王飆;;通用多核處理器發(fā)展現(xiàn)狀和趨勢研究[A];第十五屆計算機(jī)工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

8 桂亞東;;高效能計算機(jī)技術(shù)展望[A];慶祝中國力學(xué)學(xué)會成立50周年暨中國力學(xué)學(xué)會學(xué)術(shù)大會’2007論文摘要集（下）[C];2007年

9 萬志濤;;基于多核處理器的面向時延敏感服務(wù)的云基礎(chǔ)架構(gòu)[A];中國通信學(xué)會信息通信網(wǎng)絡(luò)技術(shù)委員會2011年年會論文集（上冊）[C];2011年

10 陳遠(yuǎn)知;;多核處理器的里程碑——TILE64[A];全國第三屆信號和智能信息處理與應(yīng)用學(xué)術(shù)交流會�？痆C];2009年

相關(guān)重要報紙文章 前10條

1 記者 曹繼軍 顏維琦;我國多核處理器研究實現(xiàn)新突破[N];光明日報;2012年

2 慶廣;多核處理器助力無線多媒體業(yè)務(wù)拓展[N];中國電子報;2009年

3 北京大學(xué)計算語言所副所長 詹衛(wèi)東;多核服務(wù)器：計算優(yōu)勢更上層樓[N];計算機(jī)世界;2005年

4 北京大學(xué)計算語言所副所長 詹衛(wèi)東;雙/多核服務(wù)器 計算優(yōu)勢更上層樓[N];網(wǎng)絡(luò)世界;2005年

5 江南計算技術(shù)研究所 何正未;軟件滯后制約多核應(yīng)用[N];計算機(jī)世界;2006年

6 李梅　編譯;多核處理器新年井噴[N];計算機(jī)世界;2007年

7 英特爾產(chǎn)品與平臺市場部門數(shù)字家庭市場經(jīng)理 莊淳杰;多核將大行其道[N];計算機(jī)世界;2007年

8 本報記者 陳斌;多核處理器的未來路徑[N];計算機(jī)世界;2008年

9 王悅承;Oracle改變多核定價模式[N];中國計算機(jī)報;2006年

10 ;多核：技術(shù)無懸念應(yīng)用待拓展[N];計算機(jī)世界;2008年

相關(guān)博士學(xué)位論文 前10條

1 王淼;面向多核處理器的并行編譯及優(yōu)化關(guān)鍵技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2010年

2 魏海濤;面向多核處理器的數(shù)據(jù)流程序編譯關(guān)鍵技術(shù)研究[D];華中科技大學(xué);2010年

3 呂海;多核處理器芯片計算平臺中并行程序性能優(yōu)化的研究[D];北京工業(yè)大學(xué);2012年

4 李建華;片上多核處理器緩存子系統(tǒng)優(yōu)化的研究[D];中國科學(xué)技術(shù)大學(xué);2013年

5 杜建軍;共享高速緩存多核處理器的關(guān)鍵技術(shù)研究[D];重慶大學(xué);2011年

6 陳銳忠;非對稱多核處理器的若干調(diào)度問題研究[D];華南理工大學(xué);2013年

7 鄧林;單芯片多核處理器存儲優(yōu)化技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2011年

8 呂正;多核處理器存儲系統(tǒng)的驗證方法研究[D];西北大學(xué);2013年

9 賴明澈;同步數(shù)據(jù)觸發(fā)多核處理器體系結(jié)構(gòu)關(guān)鍵技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2008年

10 蔣建春;異構(gòu)多核嵌入式軟件關(guān)鍵問題研究[D];重慶大學(xué);2011年

相關(guān)碩士學(xué)位論文 前10條

1 謝子光;多核處理器核間通信技術(shù)研究[D];電子科技大學(xué);2009年

2 王興啟;多核處理器的有鎖編程與非阻塞算法研究[D];中原工學(xué)院;2011年

3 尤凱迪;高性能低功耗多核處理器研究[D];復(fù)旦大學(xué);2011年

4 楊國芳;多核處理器核間通信技術(shù)研究[D];哈爾濱工程大學(xué);2011年

5 姚宗寶;多核處理器的加速比研究與熱設(shè)計[D];蘇州大學(xué);2012年

6 韓毅宏;多核處理器網(wǎng)絡(luò)應(yīng)用研究[D];西安電子科技大學(xué);2010年

7 盛肖煒;多核處理器內(nèi)部核間通信研究[D];沈陽理工大學(xué);2013年

8 徐軍;多核處理器功耗和熱量模型研究及實現(xiàn)[D];上海交通大學(xué);2009年

9 奚海波;并行編程技術(shù)在多核處理器上的研究與應(yīng)用[D];東北師范大學(xué);2010年

10 王雪梅;嵌入式多核處理器的仿真器設(shè)計[D];國防科學(xué)技術(shù)大學(xué);2010年

本文編號：2487223