【摘要】：隨著互聯(lián)網(wǎng)的普及，網(wǎng)絡(luò)帶寬不斷增大，新型業(yè)務(wù)不斷出現(xiàn)，這些都對網(wǎng)絡(luò)數(shù)據(jù)處理設(shè)備提出了高性能、可編程的要求，網(wǎng)絡(luò)處理器正是在這樣的背景下產(chǎn)生的。作為網(wǎng)絡(luò)處理器的數(shù)據(jù)處理核心，微引擎處理器扮演著重要角色，它的性能很大程度上決定了網(wǎng)絡(luò)處理器的數(shù)據(jù)處理能力。 本文重點(diǎn)設(shè)計(jì)了一款可編程、高性能的微引擎處理器。它使用了可編程的指令存儲器，可以適應(yīng)不斷變化的網(wǎng)絡(luò)協(xié)議和新型業(yè)務(wù)；指令集方面針對常用的網(wǎng)絡(luò)處理進(jìn)行了優(yōu)化，設(shè)計(jì)了針對網(wǎng)絡(luò)特殊應(yīng)用的循環(huán)冗余校驗(yàn)、FFS等指令；采用了五級流水線結(jié)構(gòu)，提高了系統(tǒng)性能，使單個(gè)微引擎的速度達(dá)到了250MHz；設(shè)置了特殊的數(shù)據(jù)存儲器，如鄰居寄存器和本地存儲器，并使用靈活多樣的尋址方式，達(dá)到了線程間數(shù)據(jù)隔離和共享的目的；使用了事件信號來同步外設(shè)的訪問和線程切換；硬件多線程是微引擎的一大特點(diǎn)，采用了基于事件信號的主動式的線程切換，多個(gè)線程使用輪詢的仲裁策略，通過上下文切換共享一條流水線，可以提高流水線的執(zhí)行效率。本文還搭建了驗(yàn)證平臺，對微引擎的所有指令進(jìn)行代碼仿真，針對關(guān)鍵技術(shù)點(diǎn)做了焦點(diǎn)驗(yàn)證。最后在SMIC0.13μm的工藝條件下對RTL代碼進(jìn)行邏輯綜合，，結(jié)果表明該設(shè)計(jì)的工作頻率可以達(dá)到250MHz。
[Abstract]:With the popularization of the Internet, the increasing bandwidth and the emergence of new services, the network data processing equipment is required for high performance and programmability. The network processor is produced under this background. As the data processing core of network processor, micro-engine processor plays an important role, and its performance determines the data processing ability of network processor to a great extent. This paper focuses on the design of a programmable, high-performance micro-engine processor. It uses programmable instruction memory and can adapt to the changing network protocols and new services, the instruction set is optimized for the commonly used network processing, and the cyclic redundancy check, FFS and other instructions are designed for the special application of the network. A five-stage pipeline structure is adopted to improve the performance of the system, and the speed of a single micro-engine is up to 250 MHz. Special data memory, such as neighbor register and local memory, is set up, and flexible and diverse addressing methods are used to achieve the purpose of data isolation and sharing between threads, and event signals are used to synchronize access and thread switching of peripheral devices. Hardware multithreading is one of the main characteristics of micro-engine. Active thread switching based on event signal is adopted. Multiple threads use polling arbitration strategy to share a pipeline through context switching, which can improve the efficiency of pipeline execution. In this paper, a verification platform is built to simulate all the instructions of the micro-engine, and focus verification is made against the key technical points. Finally, the logic synthesis of RTL code is carried out under the condition of SMIC 0.13 渭 m. The results show that the working frequency of the design can reach 250 MHz.
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2013
【分類號】：TP332

【參考文獻(xiàn)】

相關(guān)博士學(xué)位論文 前3條

1 姚英彪;高性能嵌入式RISC微處理器核設(shè)計(jì)研究[D];浙江大學(xué);2006年

2 周昔平;多線程網(wǎng)絡(luò)處理器分布式內(nèi)核結(jié)構(gòu)研究[D];西北工業(yè)大學(xué);2006年

3 劉禎;網(wǎng)絡(luò)處理器存儲子系統(tǒng)中Cache機(jī)制的研究[D];清華大學(xué);2006年

相關(guān)碩士學(xué)位論文 前8條

1 何科;網(wǎng)絡(luò)處理器高性能數(shù)據(jù)交換接口設(shè)計(jì)研究[D];西安電子科技大學(xué);2011年

2 呂睿;HOPE-MIPS流水線功能段的設(shè)計(jì)[D];西安電子科技大學(xué);2007年

3 余之航;IXP網(wǎng)絡(luò)處理器寄存器分配的關(guān)鍵技術(shù)[D];上海交通大學(xué);2009年

4 易瑋珂;微處理器中分支處理技術(shù)的開發(fā)與研究[D];西安電子科技大學(xué);2008年

5 喬爽;網(wǎng)絡(luò)處理器微引擎中寄存器文件設(shè)計(jì)研究[D];西安電子科技大學(xué);2010年

6 邸志雄;多核包處理器數(shù)據(jù)控制總線技術(shù)研究[D];西安電子科技大學(xué);2010年

7 王慶成;面向IP包處理的硬件多線程處理器研究與設(shè)計(jì)[D];西安電子科技大學(xué);2010年

8 劉萌;面向IP包處理的微引擎處理器功能驗(yàn)證方法研究[D];西安電子科技大學(xué);2012年

本文編號：2433774