【摘要】：為解決雷達、電子對抗等高性能計算應用中的存儲訪問帶寬瓶頸,文中設計了一種多通道交織的存儲架構,通過存儲通道間的地址交織映射和集中式調(diào)度器的拆分與重組,實現(xiàn)了多個物理存儲通道的并發(fā)訪問,成倍提高了訪存帶寬,并具有良好的可配置和可擴展特性。該設計充分利用市場現(xiàn)有成熟的單通道控制器技術,經(jīng)濟高效。為評估性能,以4通道存儲系統(tǒng)為例,建立了周期精確的RTL模型及其仿真驗證環(huán)境。測試結果顯示,交織粒度在64 B~512 B內(nèi)系統(tǒng)獲得最優(yōu)性能,該性能是目前廣泛采用的獨立多通道存儲架構性能的約4倍。
[Abstract]:In order to solve the bottleneck of memory access bandwidth in high performance computing applications such as radar and electronic countermeasure, a multi-channel interleaved storage architecture is designed in this paper, through the address interleaving mapping between storage channels and the split and recombination of centralized scheduler. The concurrent access of multiple physical storage channels is realized, which multiplies the memory access bandwidth and has good configurable and extensible characteristics. This design makes full use of the existing mature single channel controller technology in the market and is economical and efficient. In order to evaluate the performance of a 4-channel storage system, a periodic and accurate RTL model and its simulation environment are established. The test results show that the interleaved granularity achieves the optimal performance in 64B / 512B system, which is about four times the performance of the widely used independent multi-channel storage architecture.
【作者單位】： 南京電子技術研究所;
【分類號】：TP333

【相似文獻】

相關期刊論文 前5條

1 李勛祥;陳定方;;一種多通道同步顯示技術的研究與實現(xiàn)[J];中國新技術新產(chǎn)品;2008年14期

2 王建華,郭明;多通道并行口的擴展法[J];天津理工學院學報;1996年04期

3 王世聞;吳捷;林炯康;馬藝瑋;;基于DSP的多通道同步DAS及其應用[J];微計算機信息;2007年08期

4 鐘子發(fā),葉春逢,王紅軍;多通道數(shù)字信號處理單元硬件體系結構研究[J];無線電通信技術;2004年05期

5 賀桂和;鄧小昭;;多通道界面對殘障網(wǎng)絡用戶的人文關懷[J];圖書情報工作;2006年11期

相關碩士學位論文 前2條

1 徐天嬌;DSP片內(nèi)多通道緩沖串行接口的設計與研究[D];東南大學;2016年

2 秦真;多通道交互及其信息融合技術的研究[D];武漢理工大學;2006年

，

本文編號：2418455