【摘要】：隨著大規(guī)模集成電路技術(shù)的發(fā)展和現(xiàn)代嵌入式系統(tǒng)發(fā)展的需要，以FPGA為代表的可重構(gòu)硬件被越來越多的嵌入式系統(tǒng)采用。由于可重構(gòu)硬件兼具ASIC的計算速度和微處理器的靈活性，所以可重構(gòu)系統(tǒng)被認為是一種高效的計算平臺。實踐證明，將傳統(tǒng)的嵌入式系統(tǒng)的軟硬件劃分方法應(yīng)用到可重構(gòu)嵌入式系統(tǒng)的軟硬件劃分上顯然是不可行的。在含有可重構(gòu)硬件的嵌入式系統(tǒng)結(jié)構(gòu)中，考慮到可重構(gòu)器件在硬件結(jié)構(gòu)上與微處理器核的差異，先要合理有效的劃分輸入的應(yīng)用程序，這種劃分包括空域劃分以及時域劃分，為了使可重構(gòu)器件能夠發(fā)揮重構(gòu)的特性，不僅要把決定系統(tǒng)任務(wù)是在硬件域上還是軟件域上實現(xiàn)，對于可能指派到可重構(gòu)器件上的任務(wù)要考慮將其劃分成在時間域上不能重疊，，同時劃分過程中還必須采取措施以減小由重構(gòu)帶來的延遲。 在研究了可重構(gòu)硬件具有的新特性的基礎(chǔ)上，論文對實際應(yīng)用中常用的軟硬件劃分算法進行了研究，從而提出了一種適用于可重構(gòu)嵌入式系統(tǒng)的軟硬件劃分算法，并在算法中采用調(diào)度算法以評價劃分結(jié)果。論文根據(jù)課題需求設(shè)計了合適的可重構(gòu)嵌入式系統(tǒng)的作為系統(tǒng)模型，然后采用有向無環(huán)圖(DAG)來描述任務(wù)圖表示任務(wù)之間的約束關(guān)系。接著創(chuàng)新性提出一種遺傳/螞蟻（GAMMAS）算法融合策略，將由DAG描述的特定應(yīng)用映射到設(shè)計好的結(jié)構(gòu)模型的軟硬件平臺上；關(guān)于可重構(gòu)嵌入式系統(tǒng)內(nèi)每個處理單元上任務(wù)和通信的開始執(zhí)行時間和順序的設(shè)定，是利用配置預(yù)取策略以及任務(wù)調(diào)度方法去確定，保證劃分結(jié)果可以滿足系統(tǒng)任務(wù)之間的預(yù)先設(shè)計的控制和數(shù)據(jù)依賴關(guān)系，最終得到系統(tǒng)性能整體優(yōu)化的結(jié)果。 論文最后對提出的融合策略以及采用的調(diào)度算法編寫了驗證程序。從實驗數(shù)據(jù)可以分析，GAMMAS融合算法在求解精度上優(yōu)于GA和MMAS算法，配置準備時間也因為采用配置預(yù)取和的調(diào)度方法而被有效降低，從而在整體上使任務(wù)圖的整體完成時間被減少，達到了應(yīng)用任務(wù)圖到可重構(gòu)系統(tǒng)的時空映射的目的。
[Abstract]:With the development of LSI technology and the development of modern embedded systems, reconfigurable hardware represented by FPGA has been adopted by more and more embedded systems. Reconfigurable hardware is considered to be an efficient computing platform because of both the computing speed of ASIC and the flexibility of microprocessor. It is proved that it is not feasible to apply the traditional software and hardware partitioning method of embedded system to the partition of software and hardware of reconfigurable embedded system. In the embedded system structure with reconfigurable hardware, considering the difference between reconfigurable device and microprocessor core, the input application program should be partitioned reasonably and effectively, which includes spatial partition and time domain partition. In order to make the reconfigurable device play the reconfiguration characteristic, we should not only decide whether the system task should be implemented in the hardware domain or the software domain, but also consider dividing the task that may be assigned to the reconfigurable device into the time domain without overlapping. At the same time, measures must be taken to reduce the delay caused by refactoring. Based on the study of the new characteristics of reconfigurable hardware, this paper studies the hardware and software partitioning algorithms commonly used in practical applications, and then proposes a software and hardware partition algorithm suitable for reconfigurable embedded systems. The scheduling algorithm is used to evaluate the partition results. According to the requirements of the project, this paper designs a suitable reconfigurable embedded system as a system model, and then uses directed acyclic graph (DAG) to describe the constraint relationship between tasks expressed by task graph. Then an innovative fusion strategy of genetic / ant (GAMMAS) algorithm is proposed, which maps the specific application described by DAG to the hardware and software platform of the designed structural model. The setting of the start time and sequence of tasks and communication on each processing unit in a reconfigurable embedded system is determined by using the configuration prefetching strategy and the task scheduling method. The partition result can satisfy the pre-designed control and data dependence between the tasks of the system, and the result of the overall optimization of the system performance is obtained. At the end of the paper, a verification program is developed for the proposed fusion strategy and the scheduling algorithm. From the experimental data, the GAMMAS fusion algorithm is superior to GA and MMAS algorithm in solving accuracy, and the configuration preparation time is reduced because of the scheduling method of configuration prefetch sum. Therefore, the overall completion time of the task graph is reduced, and the spatio-temporal mapping of the task map to the reconfigurable system is achieved.
【學位授予單位】：哈爾濱理工大學
【學位級別】：碩士
【學位授予年份】：2012
【分類號】：TP368.1

【參考文獻】

相關(guān)期刊論文 前10條

1 朱明程,溫粵;FPGA動態(tài)可重構(gòu)數(shù)字電路容錯系統(tǒng)的研究[J];東南大學學報(自然科學版);2000年04期

2 彭藝頻,凌明,楊軍;性能受限系統(tǒng)的軟硬件劃分方法[J];東南大學學報(自然科學版);2004年06期

3 彭藝頻,凌明,楊軍,時龍興;基于關(guān)鍵路徑和面積預(yù)測的軟硬件劃分方法[J];電子學報;2005年02期

4 丁建立,陳增強,袁著祉;遺傳算法與螞蟻算法的融合[J];計算機研究與發(fā)展;2003年09期

5 李濤;楊愚魯;馬平;柴欣;;基于遺傳算法的可重構(gòu)系統(tǒng)軟硬件劃分[J];計算機工程與應(yīng)用;2007年26期

6 吳百鋒,彭澄廉,朱琦,孫曉光;嵌入式系統(tǒng)在資源爭用條件下的軟硬件劃分[J];計算機輔助設(shè)計與圖形學學報;2005年04期

7 郭天天;盧煥章;張志勇;;一種基于單CPU單ASIC結(jié)構(gòu)的軟硬件劃分算法[J];計算機工程與科學;2006年09期

8 毛寧;顧軍華;譚慶;宋潔;;蟻群遺傳混合算法[J];計算機應(yīng)用;2006年07期

9 鮑嘵宇,施克仁;可重構(gòu)信息處理[J];計算機自動測量與控制;2000年01期

10 黃海鷹,黃華;動態(tài)重構(gòu)邏輯及現(xiàn)狀[J];微處理機;1998年04期

相關(guān)博士學位論文 前2條

1 沈英哲;可重構(gòu)計算系統(tǒng)中軟硬件代碼劃分技術(shù)研究[D];中國科學技術(shù)大學;2007年

2 周盛雨;基于FPGA的動態(tài)部分重構(gòu)系統(tǒng)實現(xiàn)[D];中國科學院研究生院（空間科學與應(yīng)用研究中心）;2007年

相關(guān)碩士學位論文 前8條

1 閆思柱;可重構(gòu)嵌入式系統(tǒng)軟硬件劃分及任務(wù)調(diào)度算法研究[D];哈爾濱理工大學;2010年

2 韓素娟;基于遺傳和模擬退火混合的軟硬件劃分方法研究[D];哈爾濱理工大學;2011年

3 陳勁;SOC軟硬件協(xié)同設(shè)計自適應(yīng)粒度算法研究[D];清華大學;2004年

4 馮宏偉;基于多性能指標評價的SoC軟硬件劃分方法研究[D];哈爾濱理工大學;2008年

5 肖艷;可重構(gòu)系統(tǒng)資源管理算法的研究[D];西安電子科技大學;2008年

6 劉洋;基于流水線可重構(gòu)結(jié)構(gòu)的可重構(gòu)算法研究及AES算法實現(xiàn)[D];電子科技大學;2009年

7 焦鉻;動態(tài)可重構(gòu)系統(tǒng)實時任務(wù)調(diào)度算法研究[D];湖南大學;2010年

8 許新達;基于局部可重構(gòu)計算的在線硬件任務(wù)調(diào)度算法研究[D];湖南大學;2010年

本文編號：2413435