【摘要】：隨著集成電路工藝持續(xù)高速發(fā)展,片上處理器核數(shù)目呈現(xiàn)指數(shù)增長(zhǎng)規(guī)律,設(shè)計(jì)復(fù)雜程度不斷增長(zhǎng),對(duì)處理器驗(yàn)證提出了嚴(yán)峻的挑戰(zhàn),至今仍缺乏有效的工具手段。提出了一種多核處理器事務(wù)級(jí)模型的多視圖協(xié)同驗(yàn)證方法,將模擬驗(yàn)證、形式驗(yàn)證、應(yīng)用驗(yàn)證三種不同驗(yàn)證視圖,采用統(tǒng)一平臺(tái)集成為一體化驗(yàn)證環(huán)境。從而可在一體化驗(yàn)證環(huán)境中,充分發(fā)揮多種驗(yàn)證方法綜合應(yīng)用的優(yōu)勢(shì),協(xié)同高效完成多核處理器事務(wù)級(jí)模型驗(yàn)證任務(wù)�；赟oCLib事務(wù)級(jí)建模仿真平臺(tái)實(shí)現(xiàn)了一個(gè)具有良好可擴(kuò)展性的多視圖協(xié)同驗(yàn)證環(huán)境MVIE。初步應(yīng)用實(shí)驗(yàn)結(jié)果表明,多視圖協(xié)同驗(yàn)證和傳統(tǒng)單一視圖驗(yàn)證方法相比,在模型驗(yàn)證的方便性、完備性、高效性以及模型數(shù)據(jù)一致性維護(hù)等方面,具有明顯的優(yōu)勢(shì)。
[Abstract]:With the continuous rapid development of integrated circuit (IC) technology, the number of on-chip processor cores is increasing exponentially, and the design complexity is increasing, which poses a severe challenge to processor verification, and still lacks effective tools. In this paper, a multi-view co-verification method for multi-core processor transaction level model is proposed. Three different verification views, simulation verification, formal verification and application verification, are integrated into an integrated verification environment using a unified platform. Therefore, in the integrated verification environment, we can give full play to the advantages of the integrated application of multiple verification methods, and accomplish the task of multi-core processor transaction level model verification in cooperation and efficiency. Based on SoCLib transaction level modeling and simulation platform, a multi-view collaborative verification environment MVIE. with good scalability is implemented. The experimental results show that compared with the traditional single view verification method, multi-view collaborative verification has obvious advantages in the aspects of convenience, completeness, efficiency and consistency maintenance of model data.
【作者單位】： 國防科學(xué)技術(shù)大學(xué)高性能計(jì)算國家重點(diǎn)實(shí)驗(yàn)室;
【基金】：國家自然科學(xué)基金資助項(xiàng)目(61133007)
【分類號(hào)】：TP332

【參考文獻(xiàn)】

相關(guān)期刊論文 前1條

1 方亮;戎蒙恬;劉文江;毛軍發(fā);;基于SCV的事務(wù)級(jí)驗(yàn)證建模[J];計(jì)算機(jī)工程;2007年15期

【共引文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前2條

1 華陽;基于VLX++庫的事務(wù)級(jí)驗(yàn)證方法研究[D];大連海事大學(xué);2008年

2 王勝;基于SystemC的時(shí)態(tài)邏輯屬性驗(yàn)證方法研究[D];北京化工大學(xué);2009年

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 喬保軍;石峰;計(jì)衛(wèi)星;;多核處理器核間互連的新型互連網(wǎng)絡(luò)[J];北京理工大學(xué)學(xué)報(bào);2007年06期

2 喻之斌;金海;;多核處理器體系結(jié)構(gòu)軟件仿真技術(shù)：研究綜述[J];計(jì)算機(jī)科學(xué);2007年10期

3 葉群輝;江衍煊;;數(shù)據(jù)流語言簡(jiǎn)化并行編程[J];電腦與信息技術(shù);2011年02期

4 司炯;李東生;;基于遺傳算法的多處理器系統(tǒng)任務(wù)調(diào)度[J];微型機(jī)與應(yīng)用;2011年10期

5 章承科;;多核處理器構(gòu)架的高速JPEG解碼算法[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2006年01期

6 鄒峰;祝永新;;一種軟件事務(wù)存儲(chǔ)模型的設(shè)計(jì)和模擬[J];信息技術(shù);2008年09期

7 姚信安;胡世平;宋飛;;多核處理器電壓調(diào)節(jié)模塊的研究與實(shí)現(xiàn)[J];計(jì)算機(jī)工程與科學(xué);2009年S1期

8 黃志鋼;陶旭東;潘振杰;;一種異構(gòu)多核處理器體系結(jié)構(gòu)的軟件仿真[J];沈陽理工大學(xué)學(xué)報(bào);2010年06期

9 游佐勇;羅省賢;;多核計(jì)算環(huán)境下快速排序并行算法的實(shí)現(xiàn)[J];電腦與電信;2011年01期

10 王佐;石峰;;基三網(wǎng)絡(luò)中一種最短路徑路由算法[J];北京理工大學(xué)學(xué)報(bào);2009年05期

相關(guān)會(huì)議論文 前8條

1 郭建軍;戴葵;王志英;;一種多核處理器存儲(chǔ)層次性能評(píng)估模型[A];第八屆全國信息隱藏與多媒體安全學(xué)術(shù)大會(huì)湖南省計(jì)算機(jī)學(xué)會(huì)第十一屆學(xué)術(shù)年會(huì)論文集[C];2009年

2 蔣漢平;李臘元;;基于多核處理器的NAT-PT的軟件架構(gòu)的研究[A];中國通信學(xué)會(huì)第五屆學(xué)術(shù)年會(huì)論文集[C];2008年

3 潘送軍;胡瑜;李曉維;;多核處理器瞬態(tài)故障敏感性分析[A];第五屆中國測(cè)試學(xué)術(shù)會(huì)議論文集[C];2008年

4 張煒;馮權(quán)友;曾超;竇文華;;一種基于光互連技術(shù)的存儲(chǔ)墻問題解決方案[A];中國電子學(xué)會(huì)第十六屆信息論學(xué)術(shù)年會(huì)論文集[C];2009年

5 盧宇彤;楊學(xué)軍;所光;;一種面向多核系統(tǒng)的并行計(jì)算任務(wù)分配方法[A];第八屆全國信息隱藏與多媒體安全學(xué)術(shù)大會(huì)湖南省計(jì)算機(jī)學(xué)會(huì)第十一屆學(xué)術(shù)年會(huì)論文集[C];2009年

6 計(jì)衛(wèi)星;王永輝;宋紅;;一種面向M5的圖形化并行模擬技術(shù)研究[A];2010年全國開放式分布與并行計(jì)算機(jī)學(xué)術(shù)會(huì)議論文集[C];2010年

7 所光;楊學(xué)軍;;雙核處理器性能最優(yōu)的共享Cache劃分[A];2008年全國開放式分布與并行計(jì)算機(jī)學(xué)術(shù)會(huì)議論文集(上冊(cè))[C];2008年

8 桂亞東;;高效能計(jì)算機(jī)技術(shù)展望[A];慶祝中國力學(xué)學(xué)會(huì)成立50周年暨中國力學(xué)學(xué)會(huì)學(xué)術(shù)大會(huì)’2007論文摘要集（下）[C];2007年

相關(guān)博士學(xué)位論文 前8條

1 李暉;高性能計(jì)算機(jī)若干關(guān)鍵問題研究[D];中國科學(xué)技術(shù)大學(xué);2009年

2 楊曉奇;事務(wù)存儲(chǔ)編程和KD-50-I萬億次機(jī)軟件庫優(yōu)化的若干問題研究[D];中國科學(xué)技術(shù)大學(xué);2008年

3 郭建軍;同步數(shù)據(jù)觸發(fā)體系結(jié)構(gòu)多核處理器存儲(chǔ)系統(tǒng)關(guān)鍵技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2008年

4 謝鋮;多內(nèi)核構(gòu)件化嵌入式操作系統(tǒng)的研究[D];浙江大學(xué);2006年

5 陳娟;低功耗軟件優(yōu)化技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2007年

6 賴明澈;同步數(shù)據(jù)觸發(fā)多核處理器體系結(jié)構(gòu)關(guān)鍵技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2008年

7 孫小涓;海量網(wǎng)絡(luò)流實(shí)時(shí)處理的優(yōu)化技術(shù)研究[D];中國科學(xué)院研究生院（計(jì)算技術(shù)研究所）;2008年

8 扈嘯;嵌入式多核處理器在線追蹤調(diào)試與錯(cuò)誤檢測(cè)關(guān)鍵技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2007年

相關(guān)碩士學(xué)位論文 前10條

1 張蔭芾;基于多核處理器架構(gòu)的嵌入式微內(nèi)核操作系統(tǒng)的研究與設(shè)計(jì)[D];上海交通大學(xué);2009年

2 陳龔;基于SOPC技術(shù)的多核處理器的設(shè)計(jì)與實(shí)現(xiàn)[D];華東師范大學(xué);2010年

3 宋志軍;基于多核（多處理單元）的防火墻架構(gòu)研究與關(guān)鍵技術(shù)實(shí)現(xiàn)[D];電子科技大學(xué);2009年

4 黃冕;X處理器存儲(chǔ)一致性模型的研究與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2008年

5 倪俊杰;基于SimpleScalar的性能和功耗分析多核模擬器[D];上海交通大學(xué);2008年

6 何進(jìn)仙;基于多核系統(tǒng)的內(nèi)存管理研究[D];電子科技大學(xué);2009年

7 潘東;多核環(huán)境任務(wù)分配問題復(fù)雜性及求解模型研究[D];大連理工大學(xué);2009年

8 鄒峰;多核處理器的事務(wù)存儲(chǔ)模型的模擬和編譯實(shí)現(xiàn)[D];上海交通大學(xué);2008年

9 曹婷婷;基于多核處理器串行程序并行化改造和性能優(yōu)化[D];西南交通大學(xué);2009年

10 王興杰;并行嵌入式操作系統(tǒng)中斷管理的研究及應(yīng)用[D];西南交通大學(xué);2008年

，

本文編號(hào)：2367693