【摘要】：對于指令級并行處理器(ILP,instruction level parallelism),在執(zhí)行不同應用程式時,硬件資源的需求量差異很大,甚至在同一支程式中也是如此,某些空閑的硬件資源會產(chǎn)生額外的靜態(tài)能量,提出重新設置應用程式中不同區(qū)塊的執(zhí)行并行度,把空閑的硬件資源關(guān)斷來降低靜態(tài)能量的方案,利用Core Mark Pro的標準測試集中的應用程式進行測試,靜態(tài)能量降低超過40%且執(zhí)行時間增加少于10%.
[Abstract]:For instruction-level parallel processors (ILP,instruction level parallelism), requires a lot of hardware resources when running different applications, even in the same program, some idle hardware resources generate additional static energy. This paper proposes a scheme to reset the execution parallelism of different blocks in the application, turn off the idle hardware resources to reduce the static energy, and use the application program in the standard test set of Core Mark Pro to test. The static energy is reduced by more than 40% and the execution time is increased by less than 10%.
【作者單位】： 天津大學電子信息工程學院;長庚大學資訊工程系;
【分類號】：TP332

【相似文獻】

相關(guān)期刊論文 前5條

1 林一松;楊學軍;唐滔;王桂彬;徐新海;;一種基于并行度分析模型的GPU功耗優(yōu)化技術(shù)[J];計算機學報;2011年04期

2 甘泉;64位CPU構(gòu)架的研究[J];微電子學與計算機;1999年03期

3 吳昊;周學海;;基于硬件剖析的DVS能耗優(yōu)化[J];計算機工程;2007年12期

4 王國棟,侯朝煥,馬杰;推斷和預測技術(shù)在GCC中的實現(xiàn)[J];計算機工程與設計;2005年08期

5 王麗莉;董金明;;基于StarCore SC140的優(yōu)化技術(shù)[J];電子技術(shù)應用;2006年07期

相關(guān)碩士學位論文 前1條

1 畢振興;Freescale單片機MC68HC908GR8系列測試并行度提升[D];天津大學;2007年

，

本文編號：2365922