【摘要】：浮點融合乘加部件(MAF)是現(xiàn)代微處理器中的核心部件,它的運算速度直接影響到微處理器的性能。浮點融合乘加部件的計算延時大、結構規(guī)模復雜并且功耗相對較高,處在關鍵路徑上。對浮點融合乘加部件的研究具有較高的應用價值。 本文通過對X處理器中的64位浮點融合乘加部件進行研究和優(yōu)化設計,在支持浮點運算與整數(shù)運算的基礎上,對其中的關鍵模塊進行了分析與研究,綜合分析確認原設計的108位尾數(shù)加較大的制約了整個浮點融合乘加部件的性能,本文通過改進尾數(shù)加的結構并對其進行定制設計,使得浮點融合乘加部件整體性能得到提升。本課題的主要工作和貢獻如下： 1.DC綜合分析,查找分析關鍵路徑,尋找提升整體浮點融合乘加部件性能的方法； 2.在尾數(shù)加設計中最后兩級運算分別采用了進位選擇加法器結構和循環(huán)進位(End-Around-Carry)結構,其中進位選擇結構中把進位為“0”和進位為“1”中相同的部分共用使得面積進一步減小,并且性能不受影響；采用最后一級循環(huán)進位結構使得在加法運算時省去了一步加數(shù)求補和最終結果的求反加1過程； 3.在40nm工藝下對定制完成的108位尾數(shù)加進行了時序驗證并得出最終結果。設計所占面積為1872.82um2,最壞條件下,尾數(shù)加部分運算延遲為350ps,并且相對于改進前時的面積減小了20%并且性能提升23%。從而使得尾數(shù)加部分不是制約浮點融合乘加部件性能的關鍵路徑。
[Abstract]:The floating-point fusion multiplication and addition component (MAF) is the core component in modern microprocessors, and its operation speed directly affects the performance of microprocessors. The floating-point fusion multiplicative component has the advantages of large computational delay, complex structure and relatively high power consumption, so it is in the critical path. The research of floating-point fusion multiplying and adding parts has high application value. This paper studies and optimizes the 64-bit floating-point fusion multiplication and addition part in X processor, and analyzes and studies the key modules on the basis of supporting floating-point operation and integer operation. It is confirmed by comprehensive analysis that the performance of the whole floating-point fusion multiplicator is restricted by the 108-bit Mantissa added in the original design. By improving the structure of the Mantissa addition and customizing it, the overall performance of the floating-point fusion multiplicative adders is improved. The main work and contributions of this thesis are as follows: 1.DC comprehensive analysis, finding and analyzing key paths, searching for methods to improve the performance of integral floating-point fusion multiplication plus components; 2. In the last two stages of the Mantissa addition design, the carry-selective adder structure and the cyclic carry (End-Around-Carry) structure are used, respectively. In the carry-selection structure, the same parts of carry "0" and carry "1" make the area decrease further, and the performance is not affected. The last stage cyclic carry structure is adopted so that the one-step addition complement and the inverse addition of the final result are eliminated in addition operation; 3. The addition of 108-bit Mantissa was verified in 40nm process and the final result was obtained. The area occupied by the design is 1872. 82um 2. In the worst case, the Mantissa plus part operation delay is 350 pss, and the area is reduced by 20% compared with that before the improvement, and the performance is improved by 23%. Therefore, the addition of Mantissa is not the key path to restrict the performance of floating-point fusion multiplication.
【學位授予單位】：國防科學技術大學
【學位級別】：碩士
【學位授予年份】：2013
【分類號】：TP332

【相似文獻】

相關期刊論文 前10條

1 楊質 ,李淑玲;幾個浮點子程序的設計及其應用[J];電光與控制;1990年04期

2 李笑盈,孫富明,夏宏;浮點加法運算器前導1預判電路的實現(xiàn)[J];計算機工程與應用;2002年21期

3 黎鐵軍;李秋亮;徐煒遐;;一種128位高性能全流水浮點乘加部件[J];國防科技大學學報;2010年02期

4 盛利元;全俊斌;;計算機迭代下混沌序列的周期研究[J];計算機應用;2010年07期

5 沈涵,陳進;高性能浮點DSP芯片加法運算單元的研究與設計[J];通信技術;2003年11期

6 王永;夏宏;;高性能浮點乘法的設計[J];中國電力教育;2007年S3期

7 ;產品[J];電子設計應用;2007年04期

8 ;德州儀器推出最新Stellaris ARM Cortex-M4F微控制器可提供領先的模擬集成、業(yè)界一流的低功耗及浮點性能[J];電子設計工程;2011年20期

9 秦瑞杰,李文全,林君;一種新穎的瞬時浮點放大器[J];航空計測技術;1997年04期

10 范繼聰;洪琪;;單雙精度浮點加法的可重構設計研究[J];計算機工程與設計;2013年11期

相關會議論文 前8條

1 邰強強;倪曉強;張民選;;基于浮點融合乘加部件的前導零預測與檢測方法研究[A];第十六屆計算機工程與工藝年會暨第二屆微處理器技術論壇論文集[C];2012年

2 閔銀皮;倪曉強;邢座程;;多線程向量浮點部件的驗證方法[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術論壇論文集（A輯）[C];2011年

3 陳博文;郭琦;沈海華;;浮點乘加部件的自動化形式驗證[A];第六屆中國測試學術會議論文集[C];2010年

4 王宏燕;邢座程;鄧讓鈺;;MB64-1浮點部件的設計[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術論壇論文集（A輯）[C];2011年

5 謝啟華;倪曉強;李少青;劉榮華;張民選;;高性能浮點融合乘加部件中加法/前導零預測器的流水設計[A];第十六屆計算機工程與工藝年會暨第二屆微處理器技術論壇論文集[C];2012年

6 王碧文;彭元喜;楊惠;吳鐵彬;;一種FA的設計與驗證[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術論壇論文集（A輯）[C];2011年

7 李振虎;倪曉強;李少青;謝啟華;張民選;;浮點融合乘加部件中108位加法器的設計[A];第十六屆計算機工程與工藝年會暨第二屆微處理器技術論壇論文集[C];2012年

8 段軍棋;蔣丹;;FFT處理器優(yōu)化設計[A];現(xiàn)代通信理論與信號處理進展——2003年通信理論與信號處理年會論文集[C];2003年

相關重要報紙文章 前10條

1 本報記者　 宋家雨;變一周為十三個小時[N];網(wǎng)絡世界;2006年

2 廣西 姑蘇飄雪;“呼喚”渲染世界真色彩[N];電腦報;2004年

3 斯諾;PC按誰的規(guī)則玩[N];中國經(jīng)營報;2001年

4 ;有望促生億億次超級計算機[N];網(wǎng)絡世界;2010年

5 中國計算機報測試實驗室 王炳晨;1GHz CPU為誰而來？[N];中國計算機報;2001年

6 ;CPU選購新概念[N];中國電腦教育報;2002年

7 本報記者 李勝永;AMD真四核技術加速電力信息化[N];中國電力報;2007年

8 馬文方;CPU與GPU：誰將主導下一次計算革命？[N];中國計算機報;2008年

9 本報記者 霍光;AMD推土機架構揭密[N];中國計算機報;2011年

10 ;安騰2處理器技術特征分析[N];中國計算機報;2003年

相關博士學位論文 前2條

1 陳立前;基于區(qū)間線性抽象域的可靠浮點及非凸靜態(tài)分析[D];國防科學技術大學;2010年

2 姜浩;高精度可靠浮點計算及舍入誤差分析研究[D];國防科學技術大學;2013年

相關碩士學位論文 前10條

1 仇冀宏;高性能浮點單元的分析與設計[D];合肥工業(yè)大學;2007年

2 潘宏亮;浮點指數(shù)類超越函數(shù)的運算算法研究與硬件實現(xiàn)[D];西北工業(yè)大學;2006年

3 全俊斌;基于浮點格式的數(shù)字混沌系統(tǒng)周期研究[D];中南大學;2010年

4 李振虎;浮點融合乘加部件設計分析與尾數(shù)加電路定制設計[D];國防科學技術大學;2013年

5 李振;浮點加減法的模擬驗證[D];西北工業(yè)大學;2006年

6 段瀅;雙精度浮點運算單元的設計[D];華南理工大學;2012年

7 沈俊;浮點運算加速器的設計研究[D];浙江大學;2013年

8 霍權;高性能浮點乘法單元的設計[D];哈爾濱工業(yè)大學;2009年

9 韓山秀;浮點三角類超越函數(shù)的算法研究及硬件實現(xiàn)[D];西北工業(yè)大學;2006年

10 侯申;浮點乘加部件流水站中關鍵模塊的全定制設計[D];國防科學技術大學;2008年

，

本文編號：2363820