【摘要】：為了降低數(shù)據(jù)cache缺失而引起的延遲,提出一種針對媒體數(shù)字信號處理器MediaDSP64的一級數(shù)據(jù)cache優(yōu)化策略,即基于流信息表的可變步長的最小差值預取,同時給出詳細數(shù)據(jù)分析預取深度、流信息表項數(shù)和歷史表長度對預取效果的影響,得出最優(yōu)化的預取參數(shù)配置.仿真結(jié)果表明,該預取算法在最佳參數(shù)配置下針對評測程序H.264、DSP kernel和EEMBC消費類測試集性能分別提高了6%、32%和39%,處理器的平均訪存時間分別減少了32%、56%和65%.
[Abstract]:In order to reduce the delay caused by the loss of data cache, an optimization strategy for media digital signal processor (MediaDSP64) is proposed, which is the minimum difference prefetching of variable step size based on stream information table. At the same time, the effects of the prefetching depth, the number of items in the stream information table and the length of the history table on the pre-fetching effect are given, and the optimal pre-fetching parameter configuration is obtained. The simulation results show that the proposed prefetching algorithm improves the performance of H.264 DSP kernel and EEMBC consumer test sets by 6% 32% and 39% respectively under the best parameter configuration, and reduces the average access time of the processor by 32%, respectively. 56% and 65%.
【作者單位】： 浙江大學信息與電子工程學系;杭州師范大學錢江學院;
【基金】：國家自然科學基金資助項目(60873112,61028004) 國家“863”高技術(shù)研究發(fā)展計劃資助項目(2009AA01Z109)
【分類號】：TP332

【參考文獻】

相關(guān)期刊論文 前1條

1 郭陽;傅yN暉;劉勝;李勇;;YHFT-DX高性能DSP中Cache失效流水設(shè)計[J];國防科技大學學報;2009年06期

相關(guān)博士學位論文 前1條

1 蔡衛(wèi)光;媒體數(shù)字信號處理器IP核微結(jié)構(gòu)優(yōu)化研究[D];浙江大學;2011年

【共引文獻】

相關(guān)期刊論文 前2條

1 蔡衛(wèi)光;姚慶棟;劉鵬;;RISC-DSP處理器中指令數(shù)據(jù)相關(guān)性的提前判斷方法[J];電子與信息學報;2010年12期

2 蔡衛(wèi)光;姚慶棟;劉鵬;張奇;張貽雄;;基于提前寫回策略的數(shù)據(jù)轉(zhuǎn)發(fā)優(yōu)化方法[J];浙江大學學報(工學版);2010年01期

相關(guān)博士學位論文 前2條

1 蔡衛(wèi)光;媒體數(shù)字信號處理器IP核微結(jié)構(gòu)優(yōu)化研究[D];浙江大學;2011年

2 谷會濤;視頻和圖像處理中像素匹配運算的加速技術(shù)研究[D];國防科學技術(shù)大學;2011年

相關(guān)碩士學位論文 前3條

1 楊R，

本文編號：2329656