【摘要】：隨著PLC應用的迅速發(fā)展,PLC對處理器的要求也隨之不斷提高。PLC需要處理器像商用處理器那樣越來越廉價,像DSP處理器那樣數據處理能力越來越強,特別是需要處理器具備工業(yè)應用現場上的實時處理性能。本文對現有PLC及其處理器的發(fā)展現狀、發(fā)展方向、工作方式、工作需求進行了大量的研究和分析,在此基礎上,設計了一款針對于PLC應用的實時性高效率的處理器——基于狀態(tài)機的PLC處理器。經過研究,筆者在本文中提出了高效率處理器理念和狀態(tài)機群理念,并將狀態(tài)機群理念作為本論文的創(chuàng)新點。高效率處理器理念就是,以盡量少的程序代碼完成盡量多的數據處理,其具體描述指標是MDPS(Millions of Data Per Second,每秒多少百萬數據)和DIR(Data Instructions Ratio,數據指令比);狀態(tài)機群理念就是通過主狀態(tài)機-從狀態(tài)機的狀態(tài)機群來實現較為復雜而重復的具體的數據處理操作(8051單片機的SFR部分,就是CPU控制下的一種可配置狀態(tài)機群);避免重復取指令造成的總線占用,以獲得比RISC更高的數據處理效率,比DSP更高的靈活性;通過數組加法和鏈表搜索的算例作了具體的詳細解釋。本文完成了基于狀態(tài)機的PLC處理器的如下設計:處理器架構設計(操作集成的數組加法和鏈表搜索);指令系統(tǒng)設計(程序計數器設計、取指令操作設計、指令集設計、指令碼設計、特殊功能寄存器設計);并且運用Verilog HDL硬件描述語言編程實現了,主從狀態(tài)機、狀態(tài)機群、狀態(tài)機群的存儲器、狀態(tài)機處理器指令等。其中狀態(tài)機處理器指令的Verilog實現包括:通用指令的實現、狀態(tài)機群指令的實現、數組加法及鏈表搜索的實現、特殊功能的實現。并且利用Modelsim SE軟件,結合FPGA技術,對基于狀態(tài)機的PLC處理器的尋址方式、通用指令、狀態(tài)機群、定時器、中斷、數組加法及鏈表搜索進行邏輯功能的仿真驗證,仿真結果證明了基于狀態(tài)機的PLC處理器的可行性。
[Abstract]:With the rapid development of PLC applications, the requirements of PLC for processors are increasing. PLC requires processors to be as cheap as commercial processors, and data processing capabilities like DSP processors are becoming stronger and stronger. In particular, the processor is required to have real-time processing performance on the industrial application field. This paper has carried on the massive research and the analysis to the present PLC and its processor development present situation, the development direction, the working way, the work demand, on this basis, A real-time and efficient processor for PLC application is designed, which is based on state machine based PLC processor. Through research, the author puts forward the idea of high efficiency processor and state cluster, and takes the concept of state machine cluster as the innovation of this paper. The idea of an efficient processor is to do as much data processing as possible with as little program code as possible, the specification of which is how many millions of MDPS (Millions of Data Per Second, data per second) and the DIR (Data Instructions Ratio, data instruction ratio). The concept of state cluster is to realize complex and repeated data processing operations through the state cluster of master state machine and slave state machine (the SFR part of 8051 single chip microcomputer is a configurable state cluster under CPU control); In order to obtain higher data processing efficiency than RISC and more flexibility than DSP, the bus footprint caused by repeated fetching instructions is avoided. The examples of array addition and linked list search are explained in detail. In this paper, the state machine based PLC processor is designed as follows: processor architecture design (operation integrated array addition and list search); Instruction system design (program counter design, instruction operation design, instruction set design, instruction code design, special function register design); And the Verilog HDL hardware description language is used to realize the master-slave state machine, the memory of the state machine group, the state machine processor instruction and so on. The Verilog implementation of state machine processor instruction includes the realization of general instruction, the realization of state cluster instruction, the realization of array addition and chain list search, and the realization of special function. Using Modelsim SE software and FPGA technology, the logic function of PLC processor based on state machine, general instruction, state cluster, timer, interrupt, array addition and chain list search are simulated. The simulation results show the feasibility of the state machine based PLC processor.
【學位授予單位】：沈陽理工大學
【學位級別】：碩士
【學位授予年份】：2017
【分類號】：TP332

【參考文獻】

相關期刊論文 前8條

1 黃志鋼;于林鑫;;EISC理念與動作表功能設計[J];沈陽理工大學學報;2015年02期

2 季霞;;基于FPGA和單片機的全同步數字頻率計的實現[J];電子技術與軟件工程;2014年19期

3 黃志鋼;盛肖煒;;多核處理器結構與核間通信的CMC總線設計[J];沈陽理工大學學報;2012年06期

4 丁昊杰;劉敬彪;盛慶華;;基于CMOS圖像傳感器的視頻采集系統(tǒng)設計[J];現代電子技術;2012年14期

5 解慶春;張云泉;王可;李焱;許亞武;;SIMD技術與向量數學庫研究[J];計算機科學;2011年07期

6 談懷江;;計算機指令系統(tǒng)的變化及發(fā)展[J];科技信息(學術研究);2007年15期

7 王鶯;工業(yè)可編程序控制器的現狀與發(fā)展趨勢[J];航天技術與民品;1999年05期

8 董軍，石教英，，馬小虎;RISC技術特點與優(yōu)缺點[J];計算機與現代化;1995年04期

相關博士學位論文 前3條

1 盛艷秀;多核異構環(huán)境下通用并行計算框架關鍵技術研究[D];中國海洋大學;2013年

2 陳銳;CSAMT三維交錯采樣有限差分數值模擬并行算法研究[D];中國地質大學(北京);2012年

3 晏小波;FT64流處理技術：體系結構、編程語言、編譯技術及編程方法[D];國防科學技術大學;2007年

相關碩士學位論文 前8條

1 于林鑫;基于FPGA的華P架構PLC處理器設計[D];沈陽理工大學;2015年

2 陳宜漂;基于裂痕故障塊的二維網格容錯自適應路由，負載平衡路由及無死鎖路由算法[D];蘭州大學;2013年

3 汪睿;KD60平臺MPI通信庫優(yōu)化設計[D];中國科學技術大學;2011年

4 馮鵬;基于嵌入式系統(tǒng)的圖像跟蹤技術的設計與實現[D];西安電子科技大學;2010年

5 張圳;基于RFID的防偽關鍵技術研究[D];電子科技大學;2010年

6 馮志超;基于PLC與組態(tài)軟件的船舶鍋爐監(jiān)控系統(tǒng)[D];大連海事大學;2008年

7 李相濤;基于OMRON可編程控制器的教學實驗系統(tǒng)開發(fā)[D];大連理工大學;2006年

8 王明磊;基于PCI總線信號數字復接系統(tǒng)[D];國防科學技術大學;2004年

本文編號：2321837