【摘要】：眾所周知,在PCB版圖設(shè)計(jì)中,MCU與DDR2間的走線排布是件非常困難的事情。而在實(shí)際應(yīng)用中,含有雙DDR2的設(shè)計(jì)尤為常見(jiàn)。本論文既以Altera公司的Stratix IV FPGA與Micron公司的MT47H18M8DDR2接口數(shù)據(jù)通信為研究對(duì)象,通過(guò)分析DDR2接口的數(shù)字電平形態(tài)與時(shí)序,制訂一個(gè)PCB排布方案,使得CPU與DDR2之間的通信更為可靠。 論文分別深入分析了所有類型DDR2接口的信號(hào),包括時(shí)鐘信號(hào)、地址/命令信號(hào)、寫數(shù)據(jù)選通信號(hào)以及寫數(shù)據(jù)信號(hào)。通過(guò)PCB傳輸線的阻抗控制、傳輸線T型分枝結(jié)構(gòu)的優(yōu)化、驅(qū)動(dòng)電流的選取以及最重要的端接或片上終結(jié)電阻,來(lái)實(shí)現(xiàn)數(shù)字波形的修飾與幅度調(diào)整,從而獲得最優(yōu)的電平判決。另一方面,在時(shí)鐘系統(tǒng)中由于雙DDR2接口的地址/命令捕獲與時(shí)鐘信號(hào)構(gòu)成源同步時(shí)鐘系統(tǒng),寫數(shù)據(jù)捕獲與寫數(shù)據(jù)選通信號(hào)也構(gòu)成源同步時(shí)鐘系統(tǒng)。但二者的區(qū)別在于,寫數(shù)據(jù)捕獲是在選通信號(hào)的上下沿觸發(fā),而地址/命令捕獲只在時(shí)鐘信號(hào)的上跳沿觸發(fā)。在各自的源同步時(shí)鐘系統(tǒng)中,同時(shí)使建立時(shí)間裕量與保持時(shí)間裕量最大,即建立時(shí)間裕量等于保持時(shí)間裕量。本論文通過(guò)找出系統(tǒng)的建立/保持時(shí)間裕量與時(shí)鐘線、選通線、數(shù)據(jù)線以及地址/命令線信號(hào)傳輸時(shí)延的關(guān)系,進(jìn)一步結(jié)合阻抗控制下的單位長(zhǎng)度PCB傳輸線的時(shí)延,得到建立/保持時(shí)間裕量與PCB傳輸線長(zhǎng)度的關(guān)系。通過(guò)調(diào)整傳輸線的長(zhǎng)度,來(lái)實(shí)現(xiàn)建立時(shí)間與保持時(shí)間裕量的最大。 論文中對(duì)時(shí)序的仿真,使用了眼圖測(cè)量與眼圖模板標(biāo)示。首先分別設(shè)定數(shù)據(jù)線、數(shù)據(jù)選通線、地址/命令線以及時(shí)鐘線的長(zhǎng)度。通過(guò)建立電路模型并輸出眼圖,制作眼圖模板。在眼圖模板上顯示出建立時(shí)間、保持時(shí)間、建立時(shí)間裕量、保持時(shí)間裕量以及時(shí)鐘抖動(dòng)。這樣可以直觀的顯示出需要調(diào)整的時(shí)間裕量,以方便通過(guò)走線長(zhǎng)度的調(diào)整實(shí)現(xiàn)時(shí)間裕量的調(diào)整。
[Abstract]:As we all know, the routing between MCU and DDR2 is very difficult in PCB layout design. In practical application, the design with double DDR2 is particularly common. In this paper, the data communication between Stratix IV FPGA of Altera Company and MT47H18M8DDR2 of Micron Company is taken as the research object. By analyzing the digital level configuration and timing of DDR2 interface, an arrangement scheme of PCB is developed, which makes the communication between CPU and DDR2 more reliable. This paper analyzes the signals of all kinds of DDR2 interface, including clock signal, address / command signal, write data strobe signal and write data signal. Through the impedance control of the PCB transmission line, the optimization of the T-type branch structure of the transmission line, the selection of the driving current and the most important terminal or on-chip end resistor, the modification and amplitude adjustment of the digital waveform are realized, and the optimal level decision is obtained. On the other hand, in the clock system, because the address / command acquisition and clock signal of dual DDR2 interface constitute the source synchronous clock system, the write data capture and write data strobe signal also constitute the source synchronous clock system. However, the difference between them is that the write data capture is triggered at the upper and lower edge of the strobe signal, while the address / command capture only triggers the hopping edge of the clock signal. In their respective source synchronous clock systems, the establishment time margin and the hold time margin are maximized at the same time, that is, the establishment time margin is equal to the hold time margin. In this paper, we find out the relationship between the establishment / retention time margin of the system and the transmission delay of clock line, strobe line, data line and address / command line, and further combine the delay of unit length PCB transmission line under impedance control. The relationship between the establishment / retention time margin and the length of PCB transmission line is obtained. By adjusting the length of transmission line, the maximum amount of time margin is realized. In this paper, the timing of the simulation, the use of eye chart measurement and eye chart template marking. First, set the length of the data line, the data strobe line, the address / command line and the clock line respectively. By establishing the circuit model and outputting the eye diagram, the eye diagram template is made. The setup time, hold time, build time margin, hold time margin and clock jitter are displayed on the eye chart template. In this way, the time margin needed to be adjusted can be displayed intuitively, so that the adjustment of time margin can be realized easily through the adjustment of line length.
【學(xué)位授予單位】：華中師范大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2012
【分類號(hào)】：TP334.7;TN791

【共引文獻(xiàn)】

相關(guān)期刊論文 前10條

1 黃輝;張伯虎;;COFDM技術(shù)及其在移動(dòng)通信中的應(yīng)用[J];安防科技;2008年12期

2 劉小英;陳曉明;朱勇;;“通信原理”課程建設(shè)探討[J];安徽電子信息職業(yè)技術(shù)學(xué)院學(xué)報(bào);2010年02期

3 王新新;布挺;;基于圖像表面積的置亂程度評(píng)價(jià)算法[J];安徽大學(xué)學(xué)報(bào)(自然科學(xué)版);2011年04期

4 陳寅杰;石瑞;曹建軍;鄭熠;;基于LabVIEW的數(shù)字信號(hào)生成在漁船通導(dǎo)設(shè)備測(cè)試中的應(yīng)用[J];現(xiàn)代農(nóng)業(yè)科技;2011年21期

5 段天睿;滕照宇;姚勇;李興紅;黃明炳;;柔性線路板串?dāng)_PSpice仿真分析及應(yīng)用[J];安全與電磁兼容;2009年05期

6 滕照宇;黎明柱;宋崇希;張昀;白維;周顯光;;硬盤微帶線路串?dāng)_問(wèn)題的研究[J];安全與電磁兼容;2012年01期

7 劉全金;;一種A律PCM編碼的簡(jiǎn)化方法[J];安慶師范學(xué)院學(xué)報(bào)(自然科學(xué)版);2007年04期

8 劉全金;江建生;李強(qiáng);黃忠;;談《通信原理》課程的“口訣式”教學(xué)[J];安慶師范學(xué)院學(xué)報(bào)(自然科學(xué)版);2011年03期

9 劉麗萍,李彩霞;卷積碼UEP方案在分等級(jí)傳輸中的應(yīng)用[J];保定師范�？茖W(xué)校學(xué)報(bào);2004年02期

10 熊華清;李春泉;尚玉玲;;BGA焊點(diǎn)空洞對(duì)信號(hào)傳輸性能的影響[J];半導(dǎo)體技術(shù);2009年10期

相關(guān)會(huì)議論文 前10條

1 張少華;周德儉;;若干因素下的高速互連線間的串?dāng)_規(guī)律研究[A];2008中國(guó)電子制造技術(shù)論壇論文集[C];2008年

2 侯金華;;基于FPGA的SOC系統(tǒng)可靠性設(shè)計(jì)[A];2011中國(guó)電工技術(shù)學(xué)會(huì)學(xué)術(shù)年會(huì)論文集[C];2011年

3 簡(jiǎn)銳鋒;梁滿貴;李俊杰;陳亮;;CallerID信號(hào)解調(diào)的軟件實(shí)現(xiàn)[A];第十二屆全國(guó)信號(hào)處理學(xué)術(shù)年會(huì)（CCSP-2005）論文集[C];2005年

4 朱燦焰;劉家勝;汪一鳴;毛凌鋒;;有限精度下混沌擴(kuò)頻序列的周期特性[A];第十三屆全國(guó)信號(hào)處理學(xué)術(shù)年會(huì)（CCSP-2007）論文集[C];2007年

5 孔嘉;蕭寶瑾;郗繡錦;;反相對(duì)稱調(diào)制在頻域中的應(yīng)用[A];2006北京地區(qū)高校研究生學(xué)術(shù)交流會(huì)——通信與信息技術(shù)會(huì)議論文集（上）[C];2006年

6 戴鑫焱;陳正榮;畢國(guó)平;;Gold序列抗多址干擾性能及在短波通信中的應(yīng)用[A];2007北京地區(qū)高校研究生學(xué)術(shù)交流會(huì)通信與信息技術(shù)會(huì)議論文集（下冊(cè)）[C];2008年

7 楊晟;朱詩(shī)兵;;通用化WSN體系結(jié)構(gòu)研究[A];中國(guó)電子學(xué)會(huì)第十五屆信息論學(xué)術(shù)年會(huì)暨第一屆全國(guó)網(wǎng)絡(luò)編碼學(xué)術(shù)年會(huì)論文集（下冊(cè)）[C];2008年

8 鄭海昕;劉燕都;侯孝民;;PCM/FM遙測(cè)信號(hào)的AR模型譜估計(jì)研究[A];2009年研究生學(xué)術(shù)交流會(huì)通信與信息技術(shù)論文集[C];2009年

9 沙軍;黃凌;;基于FPGA的RS(204,188)譯碼器的設(shè)計(jì)與實(shí)現(xiàn)[A];2009年研究生學(xué)術(shù)交流會(huì)通信與信息技術(shù)論文集[C];2009年

10 吳儉;邵玉斌;劉小洋;;基帶傳輸系統(tǒng)的DSP+FPGA硬件實(shí)現(xiàn)[A];2009年研究生學(xué)術(shù)交流會(huì)通信與信息技術(shù)論文集[C];2009年

相關(guān)博士學(xué)位論文 前10條

1 吳冬梅;基于達(dá)芬振子的微弱信號(hào)檢測(cè)方法研究[D];哈爾濱工程大學(xué);2010年

2 沈鋒;中短波擴(kuò)頻導(dǎo)航接收機(jī)信號(hào)同步方法研究[D];哈爾濱工程大學(xué);2009年

3 隋丹;通信信號(hào)盲檢測(cè)技術(shù)研究[D];解放軍信息工程大學(xué);2007年

4 楊波;高頻譜效率的無(wú)線網(wǎng)絡(luò)廣義協(xié)作通信技術(shù)研究[D];解放軍信息工程大學(xué);2010年

5 張海剛;編碼與調(diào)制—移動(dòng)通信系統(tǒng)關(guān)鍵技術(shù)研究[D];山東大學(xué);2010年

6 賈東立;改進(jìn)的差分進(jìn)化算法及其在通信信號(hào)處理中的應(yīng)用研究[D];上海大學(xué);2011年

7 楊星海;無(wú)線移動(dòng)環(huán)境中濾波多音調(diào)制關(guān)鍵技術(shù)研究[D];山東大學(xué);2011年

8 韓科鋒;應(yīng)用于2G/3G移動(dòng)通信的多模發(fā)射機(jī)芯片的研究[D];復(fù)旦大學(xué);2011年

9 王曉勇;LTE-A系統(tǒng)中功率分配與功率控制的研究[D];北京郵電大學(xué);2011年

10 高崧;寬帶宏模型技術(shù)與無(wú)源性補(bǔ)償[D];西安電子科技大學(xué);2011年

相關(guān)碩士學(xué)位論文 前10條

1 孫磊;集成多路單體液壓支柱密封質(zhì)量監(jiān)測(cè)儀的設(shè)計(jì)[D];山東科技大學(xué);2010年

2 王永;消防單兵綜合信息采集系統(tǒng)研究[D];山東科技大學(xué);2010年

3 高鵬;基于DSP的WiMAX自適應(yīng)調(diào)制解調(diào)器的設(shè)計(jì)[D];山東科技大學(xué);2010年

4 孟令君;基于DSP試驗(yàn)機(jī)測(cè)控系統(tǒng)的研究[D];長(zhǎng)春理工大學(xué);2010年

5 葉智祥;基于ARM的以太網(wǎng)轉(zhuǎn)換器研究及應(yīng)用[D];長(zhǎng)春理工大學(xué);2010年

6 鄭偉光;基于小波變換的信號(hào)調(diào)制方式識(shí)別方法[D];長(zhǎng)春理工大學(xué);2010年

7 禹士朋;UHF射頻識(shí)別系統(tǒng)的防沖突算法研究[D];鄭州大學(xué);2010年

8 馬天榮;基于Gabor變換的多載波調(diào)制技術(shù)研究[D];鄭州大學(xué);2010年

9 曹唯偉;基于拼音編碼的水下語(yǔ)音通信發(fā)射端的設(shè)計(jì)與實(shí)現(xiàn)[D];哈爾濱工程大學(xué);2010年

10 趙飛;LTE混合自動(dòng)請(qǐng)求重傳技術(shù)[D];哈爾濱工程大學(xué);2010年

，

本文編號(hào)：2294542