發(fā)布時(shí)間：2018-10-08 19:21

【摘要】：隨著通信和多媒體領(lǐng)域等應(yīng)用變得越來(lái)越復(fù)雜,軟件應(yīng)用對(duì)于硬件的性能要求也越來(lái)越高,可編程多核處理器由于其既具備單核處理器的靈活性,又有比單核處理器更高的性能優(yōu)勢(shì),成為了研究熱點(diǎn)。另一方面,多核處理器由于其硬件設(shè)計(jì)和軟件應(yīng)用的開(kāi)發(fā)難度都非常大,利用多核處理器的系統(tǒng)級(jí)模型在硬件設(shè)計(jì)前期首先對(duì)多核系統(tǒng)架構(gòu)進(jìn)行探索,并同時(shí)進(jìn)行多核軟件開(kāi)發(fā),這樣有利于尋求最優(yōu)架構(gòu),減少研發(fā)周期。針對(duì)這一情況,本文提出了一種多核處理器的系統(tǒng)級(jí)建模方法,并利用該建模方法構(gòu)建了一個(gè)64核的多核虛擬平臺(tái),該虛擬平臺(tái)可用于探索多核系統(tǒng)架構(gòu)和開(kāi)發(fā)多核軟件應(yīng)用。本文的主要工作如下：1.提出一種構(gòu)建多核處理器模型的方法本文提出了一種多核處理器的系統(tǒng)級(jí)建模方法,使用OVP提供的快速處理器模型,并針對(duì)特定應(yīng)用修改了單核模型,添加了一些特殊指令,OVP處理器模型由TLM2.0接口封裝;利用SystemC和TLM2.0對(duì)NoC進(jìn)行全定制建模,并且利用TLM2.0接口將整個(gè)系統(tǒng)拼接起來(lái)構(gòu)成多核虛擬平臺(tái)。利用OVP的仿真工具OVPsim運(yùn)行多核虛擬平臺(tái),可以達(dá)到極高的仿真速度;采用TLM2.0的松散定時(shí)建模方法,用抽象數(shù)據(jù)類型表示多時(shí)鐘周期的傳輸,進(jìn)一步加快了仿真速度。2.硬件加速單元建模本文利用OVP的Semihosting機(jī)制對(duì)多核系統(tǒng)中的硬件加速單元進(jìn)行了建模,通過(guò)函數(shù)名判斷是否調(diào)用加速單元模型,在調(diào)用加速單元模型時(shí)相當(dāng)于只執(zhí)行一條指令,與真實(shí)的硬件加速單元表現(xiàn)基本一致。3.NoC建模與評(píng)估本文的多核虛擬平臺(tái)對(duì)片上網(wǎng)絡(luò)進(jìn)行了全定制建模,利用SystemC和TLM2.0分別對(duì)網(wǎng)絡(luò)接口、物理鏈路、路由器三個(gè)NoC組件建模,通過(guò)TLM2.0接口將各個(gè)NoC組件拼接起來(lái)構(gòu)成NoC模型。本文的多核虛擬平臺(tái)集成了第三方工具ORION2.0,實(shí)現(xiàn)了對(duì)NoC面積和功耗的評(píng)估。此外,通過(guò)跟蹤FIFO的深度信號(hào)探索FIFO深度的設(shè)定。4.多核軟件評(píng)估提出了利用多核虛擬平臺(tái)對(duì)多核軟件應(yīng)用進(jìn)行評(píng)估的方法。本文構(gòu)建的多核虛擬平臺(tái)可以仿真運(yùn)行多核軟件應(yīng)用,其運(yùn)行結(jié)果與真實(shí)的硬件仿真沒(méi)有區(qū)別。本文的多核虛擬平臺(tái)可以提供每個(gè)核的執(zhí)行指令數(shù),以評(píng)估多核軟件應(yīng)用的性能,有助于探索多核軟件應(yīng)用的任務(wù)劃分及在多核上的映射方案。本文以LTE的下行接收鏈路載頻同步程序?yàn)槔?對(duì)軟件應(yīng)用的性能進(jìn)行了評(píng)估。
[Abstract]:As applications such as communications and multimedia become more and more complex, software applications require higher hardware performance. Programmable multi-core processors have the flexibility of single core processors. Also has the higher performance advantage than the single-core processor, has become the research hot spot. On the other hand, the development of multi-core processor is very difficult because of its hardware design and software application, so the system level model of multi-core processor is used to explore the architecture of multi-core system in the early stage of hardware design. At the same time, multi-core software development is carried out, which is helpful to seek the optimal architecture and reduce the R & D cycle. In this paper, a system-level modeling method for multi-core processors is proposed, and a 64-core multi-core virtual platform is constructed, which can be used to explore the architecture of multi-core systems and develop multi-core software applications. The main work of this paper is as follows: 1. In this paper, a system-level modeling method of multi-core processor is presented, which uses the fast processor model provided by OVP, and modifies the single-core model for specific applications. Some special instructions are added to encapsulate the TLM2.0 processor model, SystemC and TLM2.0 are used to fully customize the NoC model, and the TLM2.0 interface is used to assemble the whole system to form a multi-core virtual platform. Using the simulation tool OVPsim of OVP to run the multi-core virtual platform, the simulation speed can be very high, and the loose timing modeling method of TLM2.0 is used to express the transmission of multi-clock cycle with abstract data type, which further speeds up the simulation speed of .2. In this paper, we use the Semihosting mechanism of OVP to model the hardware acceleration unit in the multi-core system. We use the function name to determine whether to call the acceleration unit model, which is equivalent to executing only one instruction when calling the acceleration unit model. The modeling and evaluation of the multi-core virtual platform in this paper is basically consistent with the actual performance of the hardware acceleration unit. SystemC and TLM2.0 are used to model the three NoC components of the network interface, physical link and router, respectively. Through the TLM2.0 interface, each NoC component is spliced together to form the NoC model. The multi-core virtual platform integrates the third party tool ORION2.0, to evaluate the area and power consumption of NoC. In addition, by tracking the FIFO depth signal to explore the FIFO depth setting. 4. 4. A method of multi-core software application evaluation based on multi-core virtual platform is proposed. The multi-core virtual platform constructed in this paper can simulate and run multi-core software applications, and the results are no different from the real hardware simulation. The multi-core virtual platform in this paper can provide the number of execution instructions for each core to evaluate the performance of multi-core software applications and help to explore the task partition and mapping schemes on multi-core software applications. Taking the downlink carrier frequency synchronization program of LTE as an example, the performance of software application is evaluated.
【學(xué)位授予單位】：復(fù)旦大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2014
【分類號(hào)】：TP332

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 張浩;蘭峰;;多核處理器基本原理及其在汽車領(lǐng)域中應(yīng)用的展望[J];汽車科技;2007年03期

2 何軍;王飆;;多核處理器的結(jié)構(gòu)設(shè)計(jì)研究[J];計(jì)算機(jī)工程;2007年16期

3 肖紅;;基于多核處理器系統(tǒng)開(kāi)發(fā)中的幾個(gè)問(wèn)題[J];廣東廣播電視大學(xué)學(xué)報(bào);2007年04期

4 張健浪;;三大于二,多核CPU之田忌賽馬[J];新電腦;2008年06期

5 都思丹;;前言:嵌入式多核處理器系統(tǒng)及視頻信號(hào)處理技術(shù)研究進(jìn)展[J];南京大學(xué)學(xué)報(bào)(自然科學(xué)版);2009年01期

6 黃國(guó)睿;張平;魏廣博;;多核處理器的關(guān)鍵技術(shù)及其發(fā)展趨勢(shì)[J];計(jì)算機(jī)工程與設(shè)計(jì);2009年10期

7 張戈;胡偉武;黃琨;曾洪博;王君;;片上多核處理器的結(jié)構(gòu)級(jí)功耗建模與優(yōu)化技術(shù)研究[J];自然科學(xué)進(jìn)展;2009年12期

8 萬(wàn)志濤;章恒;張若淵;;基于多核處理器的深度包檢測(cè)的實(shí)現(xiàn)和性能評(píng)估[J];電信科學(xué);2009年S2期

9 李晉惠;寇立濤;喬永興;;用軟件來(lái)提高多核處理器性能的方法分析[J];工業(yè)儀表與自動(dòng)化裝置;2010年01期

10 嚴(yán)婕;;針對(duì)多媒體應(yīng)用的多核處理器核間通信優(yōu)化[J];計(jì)算機(jī)應(yīng)用與軟件;2010年08期

相關(guān)會(huì)議論文 前10條

1 郭建軍;戴葵;王志英;;一種多核處理器存儲(chǔ)層次性能評(píng)估模型[A];第八屆全國(guó)信息隱藏與多媒體安全學(xué)術(shù)大會(huì)湖南省計(jì)算機(jī)學(xué)會(huì)第十一屆學(xué)術(shù)年會(huì)論文集[C];2009年

2 彭林;張小強(qiáng);劉德峰;謝倫國(guó);田祖?zhèn)?;一種挖掘多核處理器存儲(chǔ)級(jí)并行的算法[A];第15屆全國(guó)信息存儲(chǔ)技術(shù)學(xué)術(shù)會(huì)議論文集[C];2008年

3 劉杰;馬彥;葉維;高劍剛;;多核處理器存儲(chǔ)體系分析[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

4 潘送軍;胡瑜;李曉維;;多核處理器瞬態(tài)故障敏感性分析[A];第五屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2008年

5 萬(wàn)志濤;章恒;張若淵;;基于多核處理器的深度包檢測(cè)的實(shí)現(xiàn)和性能評(píng)估[A];中國(guó)通信學(xué)會(huì)信息通信網(wǎng)絡(luò)技術(shù)委員會(huì)2009年年會(huì)論文集（上冊(cè)）[C];2009年

6 方娟;張紅波;;多核處理器預(yù)取策略的研究[A];2010年全國(guó)開(kāi)放式分布與并行計(jì)算機(jī)學(xué)術(shù)會(huì)議論文集[C];2010年

7 何軍;王飆;;通用多核處理器發(fā)展現(xiàn)狀和趨勢(shì)研究[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

8 桂亞?wèn)|;;高效能計(jì)算機(jī)技術(shù)展望[A];慶祝中國(guó)力學(xué)學(xué)會(huì)成立50周年暨中國(guó)力學(xué)學(xué)會(huì)學(xué)術(shù)大會(huì)’2007論文摘要集（下）[C];2007年

9 萬(wàn)志濤;;基于多核處理器的面向時(shí)延敏感服務(wù)的云基礎(chǔ)架構(gòu)[A];中國(guó)通信學(xué)會(huì)信息通信網(wǎng)絡(luò)技術(shù)委員會(huì)2011年年會(huì)論文集（上冊(cè)）[C];2011年

10 陳遠(yuǎn)知;;多核處理器的里程碑——TILE64[A];全國(guó)第三屆信號(hào)和智能信息處理與應(yīng)用學(xué)術(shù)交流會(huì)�？痆C];2009年

相關(guān)重要報(bào)紙文章 前10條

1 記者 曹繼軍 顏維琦;我國(guó)多核處理器研究實(shí)現(xiàn)新突破[N];光明日?qǐng)?bào);2012年

2 慶廣;多核處理器助力無(wú)線多媒體業(yè)務(wù)拓展[N];中國(guó)電子報(bào);2009年

3 北京大學(xué)計(jì)算語(yǔ)言所副所長(zhǎng) 詹衛(wèi)東;多核服務(wù)器：計(jì)算優(yōu)勢(shì)更上層樓[N];計(jì)算機(jī)世界;2005年

4 北京大學(xué)計(jì)算語(yǔ)言所副所長(zhǎng) 詹衛(wèi)東;雙/多核服務(wù)器 計(jì)算優(yōu)勢(shì)更上層樓[N];網(wǎng)絡(luò)世界;2005年

5 江南計(jì)算技術(shù)研究所 何正未;軟件滯后制約多核應(yīng)用[N];計(jì)算機(jī)世界;2006年

6 李梅　編譯;多核處理器新年井噴[N];計(jì)算機(jī)世界;2007年

7 英特爾產(chǎn)品與平臺(tái)市場(chǎng)部門數(shù)字家庭市場(chǎng)經(jīng)理 莊淳杰;多核將大行其道[N];計(jì)算機(jī)世界;2007年

8 本報(bào)記者 陳斌;多核處理器的未來(lái)路徑[N];計(jì)算機(jī)世界;2008年

9 王悅承;Oracle改變多核定價(jià)模式[N];中國(guó)計(jì)算機(jī)報(bào);2006年

10 ;多核：技術(shù)無(wú)懸念應(yīng)用待拓展[N];計(jì)算機(jī)世界;2008年

相關(guān)博士學(xué)位論文 前10條

1 王淼;面向多核處理器的并行編譯及優(yōu)化關(guān)鍵技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2010年

2 魏海濤;面向多核處理器的數(shù)據(jù)流程序編譯關(guān)鍵技術(shù)研究[D];華中科技大學(xué);2010年

3 呂海;多核處理器芯片計(jì)算平臺(tái)中并行程序性能優(yōu)化的研究[D];北京工業(yè)大學(xué);2012年

4 李建華;片上多核處理器緩存子系統(tǒng)優(yōu)化的研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2013年

5 杜建軍;共享高速緩存多核處理器的關(guān)鍵技術(shù)研究[D];重慶大學(xué);2011年

6 陳銳忠;非對(duì)稱多核處理器的若干調(diào)度問(wèn)題研究[D];華南理工大學(xué);2013年

7 鄧林;單芯片多核處理器存儲(chǔ)優(yōu)化技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2011年

8 呂正;多核處理器存儲(chǔ)系統(tǒng)的驗(yàn)證方法研究[D];西北大學(xué);2013年

9 張宇昂;三維多核處理器存儲(chǔ)關(guān)鍵技術(shù)研究[D];南京大學(xué);2015年

10 賴明澈;同步數(shù)據(jù)觸發(fā)多核處理器體系結(jié)構(gòu)關(guān)鍵技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2008年

，

本文編號(hào)：2257970