【摘要】：大數(shù)據(jù)時代的到來對大容量存儲器帶來了新的機遇,同時也提出了新的挑戰(zhàn)。浮柵存儲器是目前應(yīng)用最為廣泛的非易失性存儲器之一,占據(jù)了非易失性半導體存儲器90%以上的市場。研究表明存儲器尺寸的減小與工藝的改進會帶來器件可靠性問題,這其中隨機電報信號(RTS)的噪聲問題由于器件工藝進入納米時代而更為突出,噪聲會帶來信號的抖動,從而會影響信息讀取的正確性,甚至會引起芯片功能與性能上的失效。本論文針對65nm工藝下NOR型閃存的隨機電報噪聲及其對于器件的可靠性影響展開研究。主要研究內(nèi)容包括:獲取了NOR型閃存隨機電報噪聲的基本參數(shù);通過隨機電報噪聲分析得到了RTS缺陷空間與能級分布;基于俘獲/發(fā)射截面模型研究了不同的閾值電壓狀態(tài)對于RTS時間常數(shù)的影響。通過大量實驗,得到結(jié)論:隨著閾值電壓的增加,器件RTS噪聲的俘獲時間增加,發(fā)射時間減小;針對該現(xiàn)象,提出了俘獲/發(fā)射截面模型加以解釋。該工作主要創(chuàng)新點在于:首次研究了閾值電壓對于RTS信號以及相應(yīng)的RTS缺陷的影響,并建立了基于俘獲/發(fā)射截面的物理模型;對于陷阱俘獲/發(fā)射電子的過程,以及RTS噪聲對于器件閾值電壓的依賴有了更深刻的理解。這些結(jié)果對于NOR型閃存RTS噪音的物理機理、可靠性退化機制有著一定的科學意義。同時,為改善NOR型閃存的可靠性提供參考。
[Abstract]:The arrival of the big data era brings new opportunities and challenges to large-capacity memory. Floating gate memory is one of the most widely used non-volatile memory, occupying more than 90% of the market of non-volatile semiconductor memory. Research shows that the reduction of memory size and the improvement of process will bring about devices. Reliability, of which random telegraph signal (RTS) noise problem is more prominent because of the device technology into the nano-era, noise will bring signal jitter, which will affect the correctness of information read, and even cause chip failure in function and performance. The main research contents are as follows: the basic parameters of NOR flash random telegraph noise are obtained; the defect space and energy level distribution of RTS are obtained by random telegraph noise analysis; and the influence of different threshold voltage states on RTS time constant is studied based on capture/emission cross section model. After a lot of experiments, it is concluded that with the increase of threshold voltage, the capture time of RTS noise increases and the emission time decreases, and a capture/emission cross section model is proposed to explain the phenomenon. The physical model of capture/emission cross section, the process of trapping/emission of electrons, and the dependence of RTS noise on the threshold voltage of the device have been deeply understood. These results have certain scientific significance for the physical mechanism of NOR flash RTS noise and the mechanism of reliability degradation. For reference.
【學位授予單位】：鄭州大學
【學位級別】：碩士
【學位授予年份】：2017
【分類號】：TP333;TN40

【相似文獻】

相關(guān)期刊論文 前10條

1 呂偉鋒;林彌;孫玲玲;;隨機摻雜波動引起閾值電壓偏離的統(tǒng)計分析[J];電路與系統(tǒng)學報;2011年05期

2 肖志強;低閾值電壓控制技術(shù)[J];微電子技術(shù);1997年03期

3 吳福煒,甘駿人;低功耗電路閾值電壓的調(diào)節(jié)[J];功能材料與器件學報;2002年04期

4 宋莉麗,于海峰,李燕;閾值電壓波動初探[J];液晶與顯示;2002年02期

5 劉之義;閾值電壓自浮動的555多諧振蕩電路探討[J];電子產(chǎn)品世界;2003年Z2期

6 ;閾值電壓降到極限電路技術(shù)開拓新路[J];電子設(shè)計應(yīng)用;2004年09期

7 王欣;李志廣;郭婷;張志東;;溫度對向列相液晶閾值電壓的影響[J];現(xiàn)代顯示;2010年Z1期

8 遼川;;降低閾值電壓的方法[J];微電子學;1972年05期

9 H.V.Winston ,吳仲華;襯底對砷化鎵場效應(yīng)晶體管閾值電壓的影響[J];微電子學;1985年01期

10 劉勇;閾值電壓的圖象解釋[J];韶關(guān)大學學報(自然科學版);1996年04期

相關(guān)會議論文 前10條

1 崔錚;阮環(huán)陽;邱松;;介電層表面修飾對有機場效應(yīng)晶體管閾值電壓的影響[A];中國化學會第28屆學術(shù)年會第4分會場摘要集[C];2012年

2 高杰;李永亮;石永泉;;消除排氣異響噪聲研究[A];第八屆河南省汽車工程科技學術(shù)研討會論文集(下)[C];2011年

3 熊俊峰;劉祥遠;郭陽;;基于多閾值電壓技術(shù)的功耗優(yōu)化方法研究[A];第十六屆計算機工程與工藝年會暨第二屆微處理器技術(shù)論壇論文集[C];2012年

4 沈禮;吳九匯;陳花玲;;利用聲子晶體結(jié)構(gòu)降低剎車噪聲研究[A];中國力學學會學術(shù)大會'2009論文摘要集[C];2009年

5 ;前言[A];第十三屆船舶水下噪聲學術(shù)討論會論文集[C];2011年

6 張洪濤;郭雪峰;;界面修飾功能化有機場效應(yīng)晶體管[A];2011中國材料研討會論文摘要集[C];2011年

7 孫向南;狄重安;王鷹;劉云圻;;高性能閾值電壓可調(diào)控場效應(yīng)晶體管的制備[A];中國化學會第26屆學術(shù)年會有機固體材料分會場論文集[C];2008年

8 鄭傳榮;鄧書山;;差動匯流環(huán)摩擦噪聲研究[A];第二十一屆全國振動與噪聲高技術(shù)及應(yīng)用學術(shù)會議論文集[C];2008年

9 張志鋒;張鶴鳴;胡輝勇;宣榮喜;宋建軍;;應(yīng)變Si溝道NMOSFET閾值電壓特性研究[A];第十五屆全國化合物半導體材料，微波器件和光電器件學術(shù)會議論文集[C];2008年

10 唐俊雄;唐明華;楊鋒;張俊杰;周益春;鄭學軍;;部分耗盡SOI MOSFETs中翹曲效應(yīng)的溫度模型(英文)[A];第六屆中國功能材料及其應(yīng)用學術(shù)會議論文集（2）[C];2007年

相關(guān)博士學位論文 前3條

1 丁星偉;氧化物薄膜晶體管的制備與物性研究[D];上海大學;2015年

2 朱朝嵩;GaAs閾值電壓均勻性與測試系統(tǒng)的研究[D];中國科學院研究生院（上海微系統(tǒng)與信息技術(shù)研究所）;2002年

3 屈江濤;硅基應(yīng)變CMOS研究與設(shè)計[D];西安電子科技大學;2012年

相關(guān)碩士學位論文 前10條

1 趙小娟;65nm NOR型閃存芯片RTS噪聲研究[D];鄭州大學;2017年

2 卓匯涵;一種臨近閾值電壓下工作的高能量使用效率的快速加法器設(shè)計[D];北京工業(yè)大學;2015年

3 于雨情;近閾值8管存儲器設(shè)計[D];哈爾濱工業(yè)大學;2016年

4 陳博文;Si基AlGaN/GaN增強型MIS-HFET閾值電壓調(diào)制技術(shù)研究[D];電子科技大學;2016年

5 謝溪錚;低電壓邏輯單元的研究與設(shè)計[D];合肥工業(yè)大學;2016年

6 張林;32nm CMOS多米諾單元電路NBTI老化分析與防護[D];合肥工業(yè)大學;2016年

7 張雪軍;近閾值電壓啟動的遲滯電流模BOOST型轉(zhuǎn)換器設(shè)計[D];西安電子科技大學;2015年

8 陳鑫;采用像素復(fù)用技術(shù)的IGZO-TFT AMOLED像素驅(qū)動電路設(shè)計[D];吉林大學;2015年

9 孫瑞澤;非均勻界面電荷對pMOS及TFT閾值電壓的影響研究[D];深圳大學;2017年

10 洪濤;硅納米線晶體管閾值電壓提取技術(shù)研究[D];湖南大學;2012年

，

本文編號：2221576