【摘要】：總結(jié)了高速時(shí)鐘電路時(shí)序分析及計(jì)算方法,并且對(duì)SDRAM在源同步工作方式下的總線時(shí)序計(jì)算做出了全面的介紹。通過對(duì)實(shí)際電路設(shè)計(jì)的分析得出了具有參考價(jià)值的結(jié)論,并對(duì)高速電路的PCB布局給出了分析。
[Abstract]:This paper summarizes the timing analysis and calculation method of high speed clock circuit, and introduces the bus timing calculation of SDRAM in source synchronization mode. Through the analysis of the actual circuit design, the conclusion with reference value is obtained, and the PCB layout of the high-speed circuit is analyzed.
【作者單位】： 海裝裝備采購中心;
【分類號(hào)】：TP338.6

【參考文獻(xiàn)】

相關(guān)期刊論文 前1條

1 呂霆,祝亮;高速時(shí)鐘電路的信號(hào)完整性設(shè)計(jì)[J];電子工藝技術(shù);2004年01期

【共引文獻(xiàn)】

相關(guān)期刊論文 前6條

1 李春偉;;SOC設(shè)計(jì)SI分析優(yōu)化方法研究[J];電子設(shè)計(jì)工程;2012年06期

2 何浩磊;師奕兵;王志剛;;一種高速同步時(shí)鐘分配系統(tǒng)的設(shè)計(jì)[J];測(cè)控技術(shù);2007年05期

3 李楠;劉瓊;吳志美;;高速交換機(jī)設(shè)計(jì)中的信號(hào)完整性問題[J];計(jì)算機(jī)工程;2006年10期

4 王猛;崔文濤;田書林;;多路高速時(shí)鐘生成系統(tǒng)的同步輸出設(shè)計(jì)[J];中國測(cè)試技術(shù);2006年06期

5 鄭亮亮;金光;;一種TDI CCD的高速驅(qū)動(dòng)電路的設(shè)計(jì)研究[J];微計(jì)算機(jī)信息;2009年11期

6 鄭亮亮;金光;張貴祥;;一種TDI CCD成像的高速視頻電路的設(shè)計(jì)與實(shí)現(xiàn)[J];微計(jì)算機(jī)信息;2011年01期

相關(guān)博士學(xué)位論文 前1條

1 趙輝;疊加合成非線性放大16QAM高速調(diào)制技術(shù)的研究[D];中國科學(xué)院研究生院（空間科學(xué)與應(yīng)用研究中心）;2006年

相關(guān)碩士學(xué)位論文 前10條

1 何晴;高頻連接器性能分析[D];北京郵電大學(xué);2011年

2 李番;基于視頻技術(shù)的車輛違章記錄儀[D];華中科技大學(xué);2004年

3 吳聰達(dá);高速數(shù)字設(shè)計(jì)中的信號(hào)完整性研究[D];西安電子科技大學(xué);2005年

4 周傳t，

本文編號(hào)：2211587