【摘要】：提出了一種CPU的功耗優(yōu)化方法,即通過(guò)自適應(yīng)時(shí)鐘門(mén)控來(lái)解決CPU中由于流水線阻塞、浮點(diǎn)處理器(FPU)和多媒體協(xié)處理器空閑所導(dǎo)致的動(dòng)態(tài)功耗浪費(fèi).首先,設(shè)計(jì)了模塊級(jí)自適應(yīng)時(shí)鐘門(mén)控單元,并通過(guò)芯片內(nèi)部硬件電路來(lái)自動(dòng)監(jiān)測(cè)上述模塊是否空閑,模塊空閑時(shí)時(shí)鐘關(guān)閉,從而消除了不需要的時(shí)鐘翻轉(zhuǎn)帶來(lái)的模塊內(nèi)部動(dòng)態(tài)功耗消耗.然后,將自適應(yīng)時(shí)鐘門(mén)控單元應(yīng)用于國(guó)產(chǎn)處理器Unicore-2中,對(duì)其流水線阻塞、FPU和多媒體協(xié)處理器空閑的產(chǎn)生進(jìn)行功耗優(yōu)化.最后,基于TSMC 65 nm工藝下已流片芯片的網(wǎng)表和寄生參數(shù)文件,通過(guò)反標(biāo)芯片的波形獲得電路翻轉(zhuǎn)率,并用Prime Time PX工具進(jìn)行了功耗仿真.仿真結(jié)果表明,利用本方法運(yùn)行Dhrystone,Whestone和Stream三個(gè)典型測(cè)試程序時(shí)可獲得18%~28%的功耗收益,其面積代價(jià)可以忽略,并對(duì)CPU性能沒(méi)有影響.
[Abstract]:In this paper, a power optimization method for CPU is proposed, which solves the dynamic power waste caused by pipeline blocking, floating point processor (FPU) and multimedia coprocessor idle in CPU by adaptive clock gating. First of all, the module level adaptive clock gating unit is designed, and the internal hardware circuit of the chip is used to automatically monitor whether the module is idle or not, and the clock is closed when the module is idle. Thus eliminating the unnecessary clock flip caused by the dynamic power consumption within the module. Then the adaptive clock gating unit is applied to the domestic processor Unicore-2 to optimize the power consumption of the pipeline blocking FPU and the multimedia coprocessor idle generation. Finally, based on the grid table and parasitic parameter file of the chip in TSMC 65nm process, the circuit turnover rate is obtained by the waveform of the inverse chip, and the power consumption is simulated with Prime Time PX tool. The simulation results show that 18% power gain can be obtained by using this method to run three typical test programs, Dhrystone Whestone and Stream, and the area cost is negligible and has no effect on CPU performance.
【作者單位】： 東南大學(xué)國(guó)家專用集成電路系統(tǒng)工程研究中心;
【基金】：江蘇省“青藍(lán)工程”資助項(xiàng)目
【分類號(hào)】：TP332

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 李麟;;服務(wù)器自適應(yīng)節(jié)能系統(tǒng)介紹[J];信息技術(shù)與標(biāo)準(zhǔn)化;2008年09期

2 夏平;向?qū)W軍;吉培榮;;基于自適應(yīng)提升方案的嵌入式系統(tǒng)信息壓縮編碼[J];微計(jì)算機(jī)信息;2007年02期

3 唐毅;裴京;潘龍法;劉海龍;;波形調(diào)制多階光盤(pán)的自適應(yīng)階次檢測(cè)[J];光學(xué)學(xué)報(bào);2010年04期

4 朱靖華;;自適應(yīng)考試中試題難度的動(dòng)態(tài)調(diào)整方法[J];長(zhǎng)沙鐵道學(xué)院學(xué)報(bào)(社會(huì)科學(xué)版);2009年02期

5 吳曉;劉文祥;張凱龍;;嵌入式分布實(shí)時(shí)系統(tǒng)自適應(yīng)資源管理架構(gòu)[J];計(jì)算機(jī)測(cè)量與控制;2012年02期

6 谷連超;崔立真;;一種可伸縮的多租戶數(shù)據(jù)自適應(yīng)存儲(chǔ)方法[J];計(jì)算機(jī)研究與發(fā)展;2014年09期

7 程斌;金海;石柯;;一種自適應(yīng)的分布式調(diào)度策略[J];小型微型計(jì)算機(jī)系統(tǒng);2005年10期

8 陳宣;羅軍;譚郁松;李?yuàn)檴?;集群系統(tǒng)中自適應(yīng)負(fù)載反饋平衡策略的研究[J];計(jì)算機(jī)應(yīng)用與軟件;2006年08期

9 徐大年;自適應(yīng)設(shè)計(jì)的經(jīng)濟(jì)效益[J];鐵路計(jì)算機(jī)應(yīng)用;1995年03期

10 史增芳;韓艷贊;;自適應(yīng)相干模板法在51系列單片機(jī)中的實(shí)現(xiàn)[J];電子質(zhì)量;2009年10期

相關(guān)會(huì)議論文 前2條

1 孫鐸;常青;;基于DSP的空時(shí)自適應(yīng)抗干擾算法實(shí)現(xiàn)[A];全國(guó)第二屆嵌入式技術(shù)聯(lián)合學(xué)術(shù)會(huì)議論文集[C];2007年

2 景晟;楊潔;肖珊珊;;最小均方誤差算法TI-DSP C5402的實(shí)現(xiàn)[A];四川省電子學(xué)會(huì)半導(dǎo)體與集成技術(shù)專委會(huì)2006年度學(xué)術(shù)年會(huì)論文集[C];2006年

相關(guān)博士學(xué)位論文 前1條

1 伍宇;移動(dòng)計(jì)算中自適應(yīng)負(fù)載轉(zhuǎn)移決策模型研究[D];復(fù)旦大學(xué);2012年

相關(guān)碩士學(xué)位論文 前4條

1 吳學(xué)慶;自適應(yīng)多路串行冗余總線協(xié)議架構(gòu)與仿真平臺(tái)設(shè)計(jì)[D];中北大學(xué);2009年

2 粟琳;面向超級(jí)計(jì)算機(jī)的自適應(yīng)故障預(yù)測(cè)算法研究[D];重慶大學(xué);2014年

3 趙航濤;自適應(yīng)大型線性方程組并行算法[D];江南大學(xué);2008年

4 黃鴻強(qiáng);嵌入式移動(dòng)終端的無(wú)線自適應(yīng)接入技術(shù)[D];福建師范大學(xué);2010年

，

本文編號(hào)：2196525