【摘要】：FT-XDSP是自主研發(fā)的一款超長指令字結(jié)構(gòu)的64位高性能SIMD數(shù)字信號(hào)處理器（Digital Signal Processor, DSP），適用于高性能計(jì)算、無線通信、視頻和圖像處理等，設(shè)計(jì)主頻1.25GHz。FT-XDSP處理器的單核包含50個(gè)浮點(diǎn)乘加單元（Floating-point fused Multiply ACcumulaor, FMAC），它的性能直接決定了FT-XDSP的浮點(diǎn)峰值性能。 本文依托“FT-XDSP”的開發(fā)與研制，旨在研究和實(shí)現(xiàn)面向無線通信基站和高性能計(jì)算的高性能SIMD浮點(diǎn)乘加單元。本文的主要工作和貢獻(xiàn)如下： 1、在經(jīng)典低延時(shí)浮點(diǎn)融合乘加結(jié)構(gòu)的基礎(chǔ)上設(shè)計(jì)和實(shí)現(xiàn)了多功能快速浮點(diǎn)融合乘加運(yùn)算單元。詳細(xì)分析了浮點(diǎn)乘加通路的總體結(jié)構(gòu)，對(duì)整個(gè)乘加結(jié)構(gòu)進(jìn)行了合理的流水線劃分，提出了6級(jí)流水的高性能SIMD浮點(diǎn)乘加結(jié)構(gòu)，支持雙精度/SIMD雙單精度浮點(diǎn)乘法、乘累加、加法和單精度復(fù)數(shù)乘法與點(diǎn)積等運(yùn)算，其中乘法操作采用4級(jí)流水線執(zhí)行，加法與減法操作采用5級(jí)流水線執(zhí)行，其余操作均采用6級(jí)流水線執(zhí)行。 2、雙精度浮點(diǎn)乘加結(jié)構(gòu)中，通過復(fù)用關(guān)鍵模塊的方法來實(shí)現(xiàn)多種功能，，降低面積開銷。研究了乘加結(jié)構(gòu)中各關(guān)鍵模塊設(shè)計(jì)思想，如浮點(diǎn)尾數(shù)乘法器、對(duì)階移位器、復(fù)合加法器、前導(dǎo)0預(yù)測(cè)模塊、規(guī)格化模塊，根據(jù)體系結(jié)構(gòu)的設(shè)計(jì)要求對(duì)關(guān)鍵模塊進(jìn)行了復(fù)用設(shè)計(jì)，在雙精度浮點(diǎn)乘加結(jié)構(gòu)的基礎(chǔ)上復(fù)用設(shè)計(jì)實(shí)現(xiàn)了SIMD雙單精度浮點(diǎn)乘加、浮點(diǎn)加法和單精度復(fù)數(shù)乘法與點(diǎn)積數(shù)據(jù)通路，并對(duì)浮點(diǎn)乘法器進(jìn)行了改進(jìn)，在不影響浮點(diǎn)乘加關(guān)鍵路徑延時(shí)的條件下使其支持64位定點(diǎn)乘法操作，實(shí)現(xiàn)了定點(diǎn)和浮點(diǎn)乘法器復(fù)用。 3、進(jìn)行了多功能浮點(diǎn)乘加單元的模擬驗(yàn)證與綜合優(yōu)化。本文對(duì)所設(shè)計(jì)的浮點(diǎn)乘加運(yùn)算單元進(jìn)行了詳細(xì)的模塊級(jí)驗(yàn)證和DSP內(nèi)核級(jí)驗(yàn)證環(huán)境下的驗(yàn)證，驗(yàn)證結(jié)果表明所設(shè)計(jì)的指令功能正確，各功能點(diǎn)中的邊界值處理符合IEEE754標(biāo)準(zhǔn)。同時(shí)依照邏輯延時(shí)優(yōu)化策略對(duì)FMAC單元的關(guān)鍵路徑進(jìn)行優(yōu)化。 基于45nm工藝在Typical工作條件下采用Candence公司的RTL Compiler綜合工具對(duì)設(shè)計(jì)單元實(shí)現(xiàn)進(jìn)行了綜合，綜合結(jié)果表明：最長關(guān)鍵路徑為550ps，功耗14.11mW，Cell面積166854um2，整體性能比傳統(tǒng)低延遲浮點(diǎn)乘加結(jié)構(gòu)要高，滿足FT-XDSP對(duì)浮點(diǎn)乘加單元的性能要求。
[Abstract]:FT-XDSP is a 64 bit high performance SIMD digital signal processor (Digital Signal Processor, DSP),) with super long instruction word structure, which is suitable for high performance computing, wireless communication, video and image processing, etc. The single core of the main frequency 1.25GHz.FT-XDSP processor consists of 50 floating-point multiplication and addition units (Floating-point fused Multiply ACcumulaor, FMAC),). Its performance directly determines the floating-point peak performance of FT-XDSP. Based on the development and research of "FT-XDSP", this paper aims to study and implement the high performance SIMD floating-point multiplication and addition unit for wireless communication base stations and high-performance computing. The main work and contributions of this paper are as follows: 1. Based on the classical low-delay floating-point fusion multiplication and addition structure, a multi-function fast floating-point fusion multiplication and addition unit is designed and implemented. The overall structure of floating-point multiplication and addition path is analyzed in detail, and the whole multiplicative structure is divided into pipeline reasonably. A six-stage pipelined SIMD floating-point multiplication structure with high performance is proposed, which supports double-precision / single-precision floating-point multiplication and multiplicative accumulation. Addition and single precision complex multiplication and dot product, in which multiplication is performed by 4 stages pipeline, addition and subtraction are performed by 5 stages pipeline. The other operations are performed by a 6-stage pipeline. 2. In a double-precision floating-point multiplicative structure, multiple functions are realized by multiplexing key modules, and the area overhead is reduced. The design idea of every key module in multiplication and addition structure is studied, such as floating-point Mantissa multiplier, order shifter, compound adder, leading 0 prediction module, normalization module. The key modules are reused according to the design requirements of the architecture. Based on the structure of double precision floating-point multiplication and addition, the SIMD double-single-precision floating-point multiplication, floating-point addition, single-precision complex multiplication and dot product data path are designed and implemented. The floating-point multiplier is improved. Under the condition that the floating-point multiplication plus critical path delay is not affected, it supports 64-bit fixed-point multiplication operation, realizes the multiplexing of fixed-point multiplier and floating-point multiplier. 3. The simulation verification and synthesis optimization of multi-function floating-point multiplication and addition unit are carried out. In this paper, the design of floating-point multiplication and addition unit is verified in detail at the module level and in the DSP kernel level. The verification results show that the instruction function is correct and the boundary value processing in each function point conforms to the IEEE754 standard. At the same time, the key path of FMAC unit is optimized according to the logic delay optimization strategy. Based on the 45nm process, the design unit is synthesized with the RTL Compiler synthesis tool of Candence Company under the Typical working condition. The results show that the longest critical path is 550 ps. the power consumption is 14.11mWN / Cell area 166854um2, and the overall performance is higher than that of the traditional low-delay floating-point multiplicative structure. Meet the performance requirements of FT-XDSP for floating-point multiplication and addition unit.
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2013
【分類號(hào)】：TP332

【共引文獻(xiàn)】

相關(guān)期刊論文 前10條

1 祝陳;趙虎;柯海寧;;雷達(dá)信號(hào)中頻采樣技術(shù)[J];安徽電子信息職業(yè)技術(shù)學(xué)院學(xué)報(bào);2009年02期

2 錢團(tuán)結(jié),章曉霞,陳離;軟件無線電技術(shù)在數(shù)字電視中的應(yīng)用[J];安徽工程科技學(xué)院學(xué)報(bào);2002年01期

3 唐睿,陳霞,談?wù)褫x;軟件無線電的數(shù)字中頻技術(shù)在WCDMA基站中的應(yīng)用[J];北京交通大學(xué)學(xué)報(bào);2005年05期

4 喻黎霞;;軟件無線電中前端數(shù)字下變頻的研究[J];辦公自動(dòng)化;2009年20期

5 王建忠;多相濾波在軟件無線電中的應(yīng)用[J];兵工自動(dòng)化;2004年04期

6 陳冒銀;代健美;劉作學(xué);;基于ICS-554的軟件無線電載波同步[J];兵工自動(dòng)化;2006年09期

7 李秋生;;相控陣?yán)走_(dá)導(dǎo)引頭總體技術(shù)研究[J];兵工自動(dòng)化;2007年01期

8 韋萍;邵嘯;趙東杰;;基于軟件無線電的中頻頻譜監(jiān)測(cè)方法的優(yōu)化[J];兵工自動(dòng)化;2008年10期

9 周亞飛;趙修斌;胡健生;;接收相參雷達(dá)相干檢波改進(jìn)設(shè)計(jì)與仿真[J];兵工自動(dòng)化;2010年10期

10 夏明飛;夏明旗;;數(shù)字鑒頻技術(shù)在電臺(tái)檢測(cè)設(shè)備中的應(yīng)用[J];兵工自動(dòng)化;2011年06期

相關(guān)會(huì)議論文 前10條

1 馬濤;陳娟;單洪;;基于DSPBuilder的數(shù)字下變頻器FPGA設(shè)計(jì)[A];2005年“數(shù)字安徽”博士科技論壇論文集[C];2005年

2 馬濤;李東生;;單芯片可重構(gòu)數(shù)字接收機(jī)的研究[A];2005年“數(shù)字安徽”博士科技論壇論文集[C];2005年

3 馬濤;李東生;;一種數(shù)控振蕩器(NCO)的FPGA實(shí)現(xiàn)新方法[A];2005年“數(shù)字安徽”博士科技論壇論文集[C];2005年

4 李志國;王振嶺;;HB濾波器在數(shù)字接收機(jī)中的應(yīng)用及實(shí)現(xiàn)[A];第二屆中國衛(wèi)星導(dǎo)航學(xué)術(shù)年會(huì)電子文集[C];2011年

5 崔素玲;張超;杜會(huì)文;杜以濤;;時(shí)間門技術(shù)在頻譜分析儀中的研究與應(yīng)用[A];2011下一代自動(dòng)測(cè)試系統(tǒng)學(xué)術(shù)研討會(huì)論文集[C];2011年

6 蔣陽;鮮曉東;甘平;;基于DSP的CT圖像重建研究及其實(shí)現(xiàn)[A];第十一屆全國信號(hào)處理學(xué)術(shù)年會(huì)（CCSP-2003）論文集[C];2003年

7 張?jiān)?鄒江威;陳曾平;;寬帶全數(shù)字雷達(dá)接收機(jī)參數(shù)設(shè)計(jì)[A];第十四屆全國信號(hào)處理學(xué)術(shù)年會(huì)(CCSP-2009)論文集[C];2009年

8 王磊;郝士琦;戎雁;;基于瞬時(shí)特征參數(shù)提取的數(shù)字通信信號(hào)解調(diào)[A];2006北京地區(qū)高校研究生學(xué)術(shù)交流會(huì)——通信與信息技術(shù)會(huì)議論文集（上）[C];2006年

9 呂卓;侯春萍;侯永宏;;全數(shù)字OQPSK解調(diào)算法的研究及FPGA實(shí)現(xiàn)[A];中國電子學(xué)會(huì)第十五屆信息論學(xué)術(shù)年會(huì)暨第一屆全國網(wǎng)絡(luò)編碼學(xué)術(shù)年會(huì)論文集（下冊(cè)）[C];2008年

10 黃勇;廖紅華;廖宇;;《DSP原理及應(yīng)用》課程教學(xué)改革與實(shí)踐[A];教育部中南地區(qū)高等學(xué)校電子電氣基礎(chǔ)課教學(xué)研究會(huì)第二十屆學(xué)術(shù)年會(huì)會(huì)議論文集（上冊(cè)）[C];2010年

相關(guān)博士學(xué)位論文 前10條

1 祖秉法;“北斗二號(hào)”民用軟件接收機(jī)關(guān)鍵技術(shù)研究[D];哈爾濱工程大學(xué);2010年

2 張文旭;被動(dòng)雷達(dá)導(dǎo)引頭數(shù)字信道化接收機(jī)研究及實(shí)現(xiàn)[D];哈爾濱工程大學(xué);2009年

3 覃嶺;無線電偵測(cè)中的陣列處理算法研究[D];電子科技大學(xué);2010年

4 孔陽;一種適用于地震勘探儀器的低運(yùn)算量數(shù)字濾波器的設(shè)計(jì)與研究[D];中國科學(xué)技術(shù)大學(xué);2011年

5 肖楊;基于軟件無線電的編碼激勵(lì)超聲血流檢測(cè)系統(tǒng)的研究[D];復(fù)旦大學(xué);2010年

6 陳廣泉;認(rèn)知異構(gòu)無線網(wǎng)絡(luò)若干關(guān)鍵技術(shù)研究[D];北京郵電大學(xué);2011年

7 劉義賢;認(rèn)知無線電中的頻譜感知技術(shù)研究[D];華南理工大學(xué);2011年

8 嚴(yán)濟(jì)鴻;寬帶相控陣?yán)走_(dá)波束控制技術(shù)研究[D];電子科技大學(xué);2011年

9 常虹;寬帶偵收方法研究[D];西安電子科技大學(xué);2011年

10 任智源;高峰均比系統(tǒng)中放大器的高效高線性化技術(shù)[D];西安電子科技大學(xué);2011年

相關(guān)碩士學(xué)位論文 前10條

1 李本元;太陽能光伏發(fā)電單相并網(wǎng)逆變器研究[D];山東科技大學(xué);2010年

2 鄭莉;DSP在集裝箱加強(qiáng)板焊接定位系統(tǒng)中的應(yīng)用[D];山東科技大學(xué);2010年

3 趙越;煤礦提升容器激光定位系統(tǒng)設(shè)計(jì)[D];山東科技大學(xué);2010年

4 穆宏慧;基于DSP的電話會(huì)議系統(tǒng)的實(shí)現(xiàn)[D];長春理工大學(xué);2010年

5 曹唯偉;基于拼音編碼的水下語音通信發(fā)射端的設(shè)計(jì)與實(shí)現(xiàn)[D];哈爾濱工程大學(xué);2010年

6 陸智超;全數(shù)字MSK調(diào)制解調(diào)器的設(shè)計(jì)與實(shí)現(xiàn)[D];哈爾濱工程大學(xué);2010年

7 王曉光;認(rèn)知無線電中基于模型的頻譜分配算法[D];哈爾濱工程大學(xué);2010年

8 張瑜;認(rèn)知無線電中基于循環(huán)譜的信號(hào)檢測(cè)識(shí)別[D];哈爾濱工程大學(xué);2010年

9 金光;EPIRB檢測(cè)儀技術(shù)方案設(shè)計(jì)與研究[D];哈爾濱工程大學(xué);2010年

10 王巍;寬帶信道化數(shù)字測(cè)頻的設(shè)計(jì)與實(shí)現(xiàn)[D];哈爾濱工程大學(xué);2010年

本文編號(hào)：2184056