【摘要】：實時應(yīng)用已經(jīng)成為嵌入式應(yīng)用中一類快速崛起的典型應(yīng)用。作為實時系統(tǒng)的核心部件,實時微處理器體系結(jié)構(gòu)是微處理器領(lǐng)域的一個重要研究方向。與通用處理器追求最大吞吐量不同,實時處理器要求具有緊湊且可計算的最壞執(zhí)行時間。傳統(tǒng)的實時處理器往往采用較為簡單的處理器結(jié)構(gòu),避免復(fù)雜結(jié)構(gòu)引入執(zhí)行時間的不確定性。隨著實時應(yīng)用對處理器性能需求越來越高,實時處理器正逐漸向多線程與多核結(jié)構(gòu)發(fā)展。在多線程與多核處理器中,共享資源競爭導(dǎo)致實時系統(tǒng)的確定性變差,對實時處理器體系結(jié)構(gòu)帶來了更大挑戰(zhàn)。對實時微處理器體系結(jié)構(gòu)進行綜述,首先從指令集、微體系結(jié)構(gòu)、存儲、I/O、任務(wù)調(diào)度等多個方面對傳統(tǒng)實時處理器進行分析;然后分別對采用多線程與多核結(jié)構(gòu)的高性能實時處理器展開分析;最后對幾種商用實時處理器結(jié)構(gòu)進行比較,總結(jié)實時處理器發(fā)展現(xiàn)狀與未來發(fā)展趨勢。
[Abstract]:Real-time application has become a typical application in embedded application. As the core component of real-time system, real-time microprocessor architecture is an important research direction in microprocessor field. Unlike universal processors, real-time processors require compact and computable worst-case execution times. Traditional real-time processors often use simpler processor structures to avoid the uncertainty of execution time introduced by complex structures. With the increasing demand of real-time applications for processor performance, real-time processors are gradually moving towards multi-thread and multi-core architecture. In multithreading and multi-core processors, the competition of shared resources leads to the deterioration of the determinacy of real-time systems, which poses a greater challenge to the architecture of real-time processors. The architecture of real-time microprocessor is reviewed. Firstly, the traditional real-time processor is analyzed from instruction set, micro-architecture, storage I / O, task scheduling and so on. Then, the high performance real-time processors with multi-thread and multi-core architecture are analyzed respectively. Finally, several commercial real-time processor architectures are compared, and the development status and future trend of real-time processors are summarized.
【作者單位】： 國防科學(xué)技術(shù)大學(xué)計算機學(xué)院;
【基金】：國家自然科學(xué)基金資助項目(61402497,61202481,61202123,61202122)
【分類號】：TP332

【共引文獻】

相關(guān)期刊論文 前10條

1 趙海;周峰;羅玎玎;;WebitOS中動態(tài)優(yōu)先級調(diào)度機制及EDF算法的實現(xiàn)[J];東北大學(xué)學(xué)報(自然科學(xué)版);2008年11期

2 廖勇;熊光澤;陳旭東;桑楠;朱清新;;分布式實時嵌入式系統(tǒng)端到端性能確保[J];電子科技大學(xué)學(xué)報;2007年03期

3 陳旭東;朱清新;廖勇;匡平;熊光澤;;一種非周期軟實時系統(tǒng)的緩沖設(shè)計方法[J];電子科技大學(xué)學(xué)報;2007年03期

4 廖勇;陳旭東;桑楠;胡林輝;熊光澤;朱清新;;分布式實時系統(tǒng)的自適應(yīng)資源管理中間件[J];電子科技大學(xué)學(xué)報;2008年01期

5 郭銳鋒;劉嫻;丁萬夫;;基于優(yōu)先級降低策略的回卷恢復(fù)容錯實時調(diào)度算法研究[J];電子與信息學(xué)報;2012年02期

6 呂鳴松;郭浩;關(guān)楠;;MRU Cache替換算法平均性能剖析[J];東北大學(xué)學(xué)報(自然科學(xué)版);2013年11期

7 郭君;施宏偉;陳希;;基于時間自動機的跨企業(yè)分層融知系統(tǒng)實時調(diào)度算法[J];系統(tǒng)工程;2013年12期

8 張軼;關(guān)楠;王義;;一種多核系統(tǒng)上基于頁著色的內(nèi)存管理方法[J];東北大學(xué)學(xué)報(自然科學(xué)版);2014年03期

9 李仁發(fā);劉彥;徐成;;多處理器片上系統(tǒng)任務(wù)調(diào)度研究進展評述[J];計算機研究與發(fā)展;2008年09期

10 丁萬夫;郭銳鋒;秦承剛;郭鳳釗;;硬實時系統(tǒng)中基于軟件容錯模型的容錯調(diào)度算法[J];計算機研究與發(fā)展;2011年04期

【相似文獻】

相關(guān)期刊論文 前10條

1 Robert Cravotta;;可配置處理器應(yīng)用日趨紅火[J];電子設(shè)計技術(shù);2003年11期

2 劉磊;鄒候文;唐屹;;一種可編程安全處理器體系結(jié)構(gòu)的研究與實現(xiàn)[J];廣州大學(xué)學(xué)報(自然科學(xué)版);2006年04期

3 張錚;趙榮彩;顏峻;邰銘;陳科;;網(wǎng)絡(luò)處理器體系結(jié)構(gòu)和應(yīng)用綜述[J];信息工程大學(xué)學(xué)報;2006年04期

4 張怡,孫志剛;基于IPSec的下一代高性能安全處理器的體系結(jié)構(gòu)[J];國防科技大學(xué)學(xué)報;2003年02期

5 岳虹;戴葵;王志英;;一種面向數(shù)字信號處理的嵌入式處理器體系結(jié)構(gòu)設(shè)計[J];計算機工程與科學(xué);2006年10期

6 許珊琳;;適合嵌入應(yīng)用的嵌入式處理器[J];中國集成電路;2009年02期

7 張磊;王穎;陳云霽;徐志偉;張立新;;可重塑處理器:用戶可定義的加速器中處理器架構(gòu)[J];網(wǎng)絡(luò)新媒體技術(shù);2012年06期

8 Robert Cravotta;;一個處理器能兼顧控制與信號處理嗎?[J];電子設(shè)計技術(shù);2002年07期

9 朱丹;李暾;郭陽;李思昆;;微處理器體系結(jié)構(gòu)級測試程序自動生成技術(shù)[J];軟件學(xué)報;2005年12期

10 ;高性能處理器云集市場[J];每周電腦報;1997年15期

相關(guān)會議論文 前3條

1 宋緋;劉曉寧;;DSP/MCU結(jié)構(gòu)的新型處理器[A];第九屆全國青年通信學(xué)術(shù)會議論文集[C];2004年

2 趙秋平;楊燦群;王鋒;;LBM算法在Cell處理器上的實現(xiàn)和優(yōu)化[A];2008'中國信息技術(shù)與應(yīng)用學(xué)術(shù)論壇論文集（二）[C];2008年

3 周巍;孫冰;戰(zhàn)立明;呂建華;王國仁;于戈;;基于DOM模型的XML查詢處理器的設(shè)計與實現(xiàn)[A];第十八屆全國數(shù)據(jù)庫學(xué)術(shù)會議論文集（研究報告篇）[C];2001年

相關(guān)重要報紙文章 前10條

1 ;處理器上演多核大戲[N];計算機世界;2005年

2 心元;PC“心臟”的搏擊[N];計算機世界;2004年

3 清華大學(xué)微處理器與SoC技 術(shù)研究中心 王海霞 汪東升;顛覆傳統(tǒng)理念[N];計算機世界;2005年

4 清華大學(xué)微處理器與SoC技術(shù)研究 中心 汪東升 王海霞 張悠慧 李兆麟;CMP 開啟處理器效能時代[N];計算機世界;2005年

5 江蘇 netfan;體現(xiàn)速度與性能[N];電腦報;2004年

6 四川 王毅;變革進行時[N];電腦報;2004年

7 清華大學(xué)微處理器與SoC技術(shù)研究中心 汪東升;多核技術(shù)天地廣闊[N];計算機世界;2006年

8 本報記者 李獻 王皓;2002年服務(wù)器四大景觀[N];計算機世界;2003年

9 ;MontaVista Linux 2．1跨平臺[N];中國計算機報;2002年

10 ;CPU技術(shù)進步牛氣沖天[N];計算機世界;2004年

相關(guān)博士學(xué)位論文 前10條

1 魏繼增;可配置可擴展處理器關(guān)鍵問題研究[D];天津大學(xué);2010年

2 霍文捷;嵌入式處理器安全運行機制的研究與設(shè)計[D];華中科技大學(xué);2010年

3 從明;類數(shù)據(jù)流驅(qū)動的分片式處理器體系結(jié)構(gòu)[D];中國科學(xué)技術(shù)大學(xué);2009年

4 徐光;分片式流處理器體系結(jié)構(gòu)[D];中國科學(xué)技術(shù)大學(xué);2010年

5 李勇;異步數(shù)據(jù)觸發(fā)微處理器體系結(jié)構(gòu)關(guān)鍵技術(shù)研究與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2007年

6 任永青;邏輯核動態(tài)可重構(gòu)的眾核處理器體系結(jié)構(gòu)[D];中國科學(xué)技術(shù)大學(xué);2010年

7 黎鐵軍;嵌入式流媒體處理器體系結(jié)構(gòu)技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2005年

8 黃海林;高可靠處理器體系結(jié)構(gòu)研究[D];中國科學(xué)院研究生院（計算技術(shù)研究所）;2006年

9 劉光輝;高效處理器容錯技術(shù)研究與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2013年

10 溫璞;面向科學(xué)計算的PIM體系結(jié)構(gòu)技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2007年

相關(guān)碩士學(xué)位論文 前10條

1 曾斌;分片式處理器體系結(jié)構(gòu)上的超塊優(yōu)化技術(shù)[D];中國科學(xué)技術(shù)大學(xué);2009年

2 黃冕;X處理器存儲一致性模型的研究與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2008年

3 趙燦明;分片式處理器上激進執(zhí)行模型分析[D];中國科學(xué)技術(shù)大學(xué);2009年

4 劉晉汾;處理器描述語言的研究與應(yīng)用[D];解放軍信息工程大學(xué);2011年

5 劉子揚;基于虛擬計算群的眾核處理器動態(tài)在線任務(wù)調(diào)度算法研究[D];上海交通大學(xué);2013年

6 邸志雄;多核包處理器數(shù)據(jù)控制總線技術(shù)研究[D];西安電子科技大學(xué);2010年

7 方紅霞;基于指令的處理器時延測試產(chǎn)生方法[D];中國科學(xué)院研究生院（計算技術(shù)研究所）;2005年

8 黎寶峰;嵌入式DSP處理器的設(shè)計與驗證[D];湖南大學(xué);2003年

9 鐘松延;可配置可擴展處理器編譯器設(shè)計[D];天津大學(xué);2012年

10 董亞卓;循環(huán)陣列處理器體系結(jié)構(gòu)的關(guān)鍵技術(shù)研究與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2004年

，

本文編號：2168398