【摘要】：隨著科學(xué)技術(shù)的發(fā)展，現(xiàn)代測試系統(tǒng)正向著“一機(jī)多用、一機(jī)多型”的軟硬件一體化方向發(fā)展，因此，要求試驗(yàn)與測試一體化平臺的設(shè)計(jì)具有標(biāo)準(zhǔn)化、通用化、可擴(kuò)展化等特點(diǎn)。在試驗(yàn)與測試一體化平臺中，外部總線是重要的組成部分之一。本文以試驗(yàn)與測試一體化平臺的總線技術(shù)要求為背景，采用基于FPGA的可重構(gòu)技術(shù)，以多種串行總線為應(yīng)用條件，開展了基于FPGA的多總線通信單元設(shè)計(jì)。 論文使用現(xiàn)場可編輯邏輯門陣列（FPGA）芯片為主控芯片，利用其“硬件設(shè)計(jì)軟件化”的優(yōu)點(diǎn)，以可編程形式最大程度的滿足系統(tǒng)設(shè)計(jì)各個要求。論文從研究背景入手，在分析相關(guān)技術(shù)的國內(nèi)外研究現(xiàn)狀基礎(chǔ)上，依據(jù)其主要功能，提出了系統(tǒng)的總體設(shè)計(jì)方案。根據(jù)設(shè)計(jì)方案，首先對系統(tǒng)硬件進(jìn)行了設(shè)計(jì)，，包括FPGA硬件單元里的時鐘電路、電源電路、配置電路、復(fù)位電路和外部存儲電路以及總線單元里CAN總線、USB總線、RS-422的電路等；接著，通過分析各種串行總線的協(xié)議規(guī)范，使用硬件描述語言并結(jié)合SJA1000、CY7C68013A、MAX3160協(xié)議芯片完成了總線的FPGA設(shè)計(jì)；系統(tǒng)根據(jù)FPGA可以多次重復(fù)配置的特點(diǎn)，采用可重構(gòu)技術(shù)動態(tài)地改變系統(tǒng)上FPGA芯片內(nèi)部邏輯功能，通過上位機(jī)LabView多總線通信單元來選調(diào)配置文件，從而動態(tài)的改變了系統(tǒng)的整體功能，并對可重構(gòu)配置進(jìn)行了時序仿真；最后，通過實(shí)驗(yàn)對整個系統(tǒng)進(jìn)行了驗(yàn)證，其功能達(dá)到預(yù)期目標(biāo)。 采用FPGA可重構(gòu)技術(shù)對各種總線進(jìn)行動態(tài)配置，是可重構(gòu)技術(shù)在總線解決通用化、集成化、微型化等技術(shù)問題的實(shí)際應(yīng)用。本設(shè)計(jì)實(shí)現(xiàn)了與各種通用、專用試驗(yàn)與測試設(shè)備信息共享的目標(biāo)，提高了信息傳遞的高效性、快速性和可靠性。
[Abstract]:With the development of science and technology, modern test system is developing towards the integration of hardware and software of "one machine, one machine". Therefore, the design of test and test integration platform is required to be standardized and universal. Extensible and other characteristics. The external bus is one of the most important parts in the integrated test and test platform. In this paper, the design of multi-bus communication unit based on FPGA is carried out under the background of the bus technology requirement of the test and test integration platform, the reconfigurable technology based on FPGA and the application condition of multiple serial buses. In this paper, the field editable logic gate array (FPGA) chip is used as the main control chip, and the advantages of "hardware design software" are used to meet the requirements of the system design in the most programmable form. On the basis of analyzing the current research situation of related technologies at home and abroad and according to their main functions, this paper puts forward the overall design scheme of the system from the point of view of the research background. According to the design scheme, the system hardware is designed firstly, including clock circuit, power circuit, configuration circuit, reset circuit and external memory circuit in FPGA hardware unit, and CAN bus RS-422 circuit in bus unit, etc. By analyzing various protocol specifications of serial bus, using hardware description language and combining with SJA1000 CY7C68013AHMAX3160 protocol chip, the FPGA design of the bus is completed, and the system can be configured repeatedly according to the characteristics of FPGA. The internal logic function of FPGA chip is changed dynamically by using reconfigurable technology, and the configuration file is selected by LabView multi-bus communication unit of host computer, which dynamically changes the whole function of the system, and the timing simulation of reconfigurable configuration is carried out. Finally, the whole system is verified by experiment, and its function reaches the expected goal. Using FPGA reconfigurable technology to dynamically configure all kinds of buses is the practical application of reconfigurable technology in solving the technical problems of generalization integration miniaturization and so on. The design achieves the goal of information sharing with all kinds of universal, special test and test equipment, and improves the efficiency, rapidity and reliability of information transmission.
【學(xué)位授予單位】：中北大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2013
【分類號】：TP336;TN791

【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 王紅;彭亮;于宗光;;FPGA現(xiàn)狀與發(fā)展趨勢[J];電子與封裝;2007年07期

2 黃英華,曹玲;測試儀器總線標(biāo)準(zhǔn)應(yīng)用及發(fā)展[J];信息技術(shù)與標(biāo)準(zhǔn)化;2005年03期

3 李健;;儀器總線發(fā)展趨勢[J];電子產(chǎn)品世界;2010年11期

4 梁甲華,林爭輝,林濤;基于可重構(gòu)FPGA技術(shù)的自適應(yīng)FIR濾波器的實(shí)現(xiàn)[J];電子工程師;2004年12期

5 王莉;呂德虹;;可重構(gòu)技術(shù)研究現(xiàn)狀與發(fā)展[J];福建電腦;2011年09期

6 徐惠萍;;可重構(gòu)技術(shù)綜述[J];甘肅科技;2007年10期

7 劉東;許自富;王琛;阮安路;;軍用ATS測試總線技術(shù)的現(xiàn)狀與發(fā)展趨勢[J];計(jì)測技術(shù);2008年01期

8 羅安明;韓新民;;現(xiàn)場總線技術(shù)的發(fā)展及趨勢[J];機(jī)電產(chǎn)品開發(fā)與創(chuàng)新;2011年01期

9 安軍社,李揚(yáng),劉艷秋,張健,周盛雨,孫輝先,何華燦;一種高性能、高可靠、可重構(gòu)計(jì)算機(jī)的設(shè)計(jì)與實(shí)現(xiàn)[J];計(jì)算機(jī)工程;2004年19期

10 俞吉波;孔雪;鄭哲;祝永新;付宇卓;;FPGA實(shí)際可用性評估與發(fā)展趨勢分析[J];計(jì)算機(jī)工程;2011年13期

相關(guān)博士學(xué)位論文 前4條

1 武文權(quán);可重構(gòu)并行小衛(wèi)星星載計(jì)算機(jī)體系結(jié)構(gòu)設(shè)計(jì)[D];中國科學(xué)院研究生院（上海微系統(tǒng)與信息技術(shù)研究所）;2004年

2 周盛雨;基于FPGA的動態(tài)部分重構(gòu)系統(tǒng)實(shí)現(xiàn)[D];中國科學(xué)院研究生院（空間科學(xué)與應(yīng)用研究中心）;2007年

3 陳偉男;基于FPGA的可重構(gòu)系統(tǒng)及CAD技術(shù)研究[D];復(fù)旦大學(xué);2008年

4 朱宏殷;星上成像均勻性及實(shí)時自動調(diào)光的研究[D];中國科學(xué)院研究生院（長春光學(xué)精密機(jī)械與物理研究所）;2012年

相關(guān)碩士學(xué)位論文 前10條

1 紀(jì)永成;FPGA開發(fā)板設(shè)計(jì)與研究[D];吉林大學(xué);2011年

2 李博;基于PCI總線的波形發(fā)生器設(shè)計(jì)[D];中北大學(xué);2011年

3 余芳;FPGA與PC機(jī)USB通信的實(shí)現(xiàn)[D];哈爾濱工業(yè)大學(xué);2010年

4 鄭佳珉;USB設(shè)備接口芯片的FPGA實(shí)現(xiàn)[D];哈爾濱工業(yè)大學(xué);2011年

5 吳正旭;基于SOPC的可重構(gòu)通信測試系統(tǒng)設(shè)計(jì)[D];南京理工大學(xué);2012年

6 劉利生;基于FPGA的多接口數(shù)據(jù)傳輸技術(shù)[D];中北大學(xué);2012年

7 樊巍;USB的開發(fā)和設(shè)計(jì)[D];西安電子科技大學(xué);2002年

8 張帆;基于FPGA的航電總線適配器設(shè)計(jì)[D];南京理工大學(xué);2006年

9 潘宗樹;基于Nios Ⅱ的SOPC系統(tǒng)設(shè)計(jì)與研究[D];武漢科技大學(xué);2007年

10 張波;基于FPGA的CAN通訊卡設(shè)計(jì)和實(shí)現(xiàn)[D];復(fù)旦大學(xué);2008年

本文編號：2157052